5ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

Itanium2専用スレ・その2

1 :Socket774:04/03/07 08:03 ID:xQ2cLWsT
64bit CPUのItanium2を語るスレッドです。

■前スレ■
http://pc3.2ch.net/test/read.cgi/jisaku/1045064542/



2 :Socket774:04/03/07 08:09 ID:7Mq7m+Em
2?

3 :Socket774:04/03/07 10:45 ID:EzP1n/Cl
       _,. -‐ '' " ",. ̄'' ̄` ''‐、        
      ,.-'      ,r''  _,,.. - 、  ` 、      
    ,.r'/// /   ,.-'      `' 、. \
   /       ,r'  ,r'       ,rfn、 \ '、    
  / /////  ,'   ,'  ,rffn.   '"     ヽ ',   
  i     ,.ァ   .i  '"     ,riiニヽ.   ',. ',  
 |  ,.r '"  |.   {  ,riiニヽ      _.    ', ',  ヨコハマタイヤ様が素敵な笑顔で>>3GET!!
 | .,.r'    |   !   ,..  _,,.. -‐' _,..r'  i .i   轢き殺されたくなかったら道をあけろ!!
 |,'      ',   ',   '、., __ ,.. -‐''"゙  }  | .| 
  |       ',    `、  ヽ        !   } .} 
  ',         ',    '、  ヽ      ./   ! .|  >>4 タッチの差だな。タイヤ交換しろ!
   '、       `、   \  `ヽ==='゙    ,' !   >>5 おせーよバカ教習所からやり直せ(プ
    `、        '、     ' 、        / .,'   >>6 クルマ乗る前にオンナに乗れよ(ゲラ
      '、'-..,,_____ ___`、    `''‐- ..,, ,,.. r'  /   >>7 ペーパードライバーって素人童貞のことだろ(ワラ
      \ ヾヾヾヾヾ \          /    >>8 毎晩シフトレバー磨いてんじゃねーぞ(爆
       ` 、  、、、、、、、、 ` - ..,,, _ _,.r'゙      >>9 おめーの人生転がりっぱなしだな(ギャハ
         `' - .,,_       _,. - ''"       >>10 ガキの頃俺の顔見て泣いてたの知ってるぞ(クス
             `"'' '' '' ""           >>11以下はちゃんと空気圧チェックしろよ!

4 :Socket774:04/03/07 13:36 ID:Lden6BmX
>>3 ( ゚д゚)、ペッ

5 :intel fan:04/03/07 15:08 ID:9+3hQBuk
http://www.nminoru.jp/~nminoru/memo/spec/spec_cpu2000.html
↑いつの間にか、SPECにicc8.0のスコアが追加されてるのね。
INT 1322→1404
FP 2119→2161

http://www.aceshardware.com/SPECmine/top.jsp
Itaniumのスケーラビリティの例。


6 :Socket774:04/03/07 15:16 ID:qaQJG93X
http://www.intel.co.jp/jp/developer/download/index.htm

インテル(R) Itanium(R) アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル、

第1巻:アプリケーション・アーキテクチャ (日本語 PDF ファイル: 3,105KB)
ftp://download.intel.co.jp/jp/developer/jpdoc/24531704_j.pdf
第2巻:システム・アーキテクチャ (日本語 PDF ファイル: 9,025KB)
ftp://download.intel.co.jp/jp/developer/jpdoc/24531804_j.pdf
第3巻:命令セット・リファレンス (日本語 PDF ファイル: 11,047KB)
ftp://download.intel.co.jp/jp/developer/jpdoc/24531904_j.pdf

7 :Socket774:04/03/07 15:21 ID:9+3hQBuk
Intel(R) Itanium(R) 2 Processor Technical Publication[英語]
http://developer.intel.com/design/itanium2/techpubs/




8 :Socket774:04/03/07 18:18 ID:GFtlaSrr
  | Itaniumはキャッシュ容量で最強なんだ!!!
  | Itaniumが元祖64ビットCPUなんだ!!
  | きっとみんなもItaniumが最強だと思ってくれる!!!
  \___________ ____
                       ∨  カタカタ__ _____
                  In_   ||\ \ ...|◎ |
                 (.#`Д´)  || | ̄ ̄|.| .[].|
            A_A ┌(   つ/ ̄l|/ ̄ ̄/.| =|
    A_A   ( TДT) |└ ヽ |二二二」二二二二二二二二」
  ( TДT)  .(  つつ   ̄]||__)   | ||       | ||
  (つ  つ  /  / /  ./ ̄\  / ||       / ||
  と_)_)  (___)__)  ◎    ◎ .[___||     .[___||
            ∧
   / ̄ ̄ ̄ ̄ ̄  ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄
   | 淫厨よ、もういいんだ・・・・・・・
   | 本当に良く頑張った・・・もう充分じゃないか・・・
   | 楽になっていいんだ・・・

9 :Socket774:04/03/08 00:18 ID:Gab490/J
元祖64ビット?
それは違うのでは

10 :Socket774:04/03/08 00:43 ID:mlmJILxg
大分違うね

11 :Socket774:04/03/08 03:12 ID:kb3rnAnm
全く違うね

12 :Socket774:04/03/08 03:42 ID:NbD5ugzZ
商用CPUではAlpha21064が最初だっけ?

13 :Socket774:04/03/08 04:09 ID:kb3rnAnm
>>12
で、2番目がPPC620

14 :Socket774:04/03/08 04:35 ID:F3BGnkEt
いや商用ならMIPS-R4000だったはずその次がAlpha21064

15 :Socket774:04/03/08 04:41 ID:F3BGnkEt
Itaniumは元祖64bitではなく、元祖DeskTop/WS用VLIW-CPU
世界初と付けなかったのはモバイルはクルーソーがVLIW
だしゲーム機だとPS2のEE内部のVUがVLIWだから

16 :Socket774:04/03/08 05:44 ID:F3BGnkEt
Itanium2はSpecCPUは速いけど実際のアプリでの性能はどうなの?
オプやPOWER4辺りと比べて大差ないような気がするけど

17 :Socket774:04/03/08 07:30 ID:ZevTKePc
ttp://www.cse.clrc.ac.uk/disco/DLAB_BENCH_WEB/Part_3.htm

18 :Socket774:04/03/08 07:45 ID:1OpAQWsl
>>16
http://www.haveland.com/index.htm?povbench/index.php
参考になるかわからないけど、
シングルだとPOV-Rayは馬鹿みたいに速い。

19 :Socket774:04/03/09 01:10 ID:0ag4IIUh
Server用CPUとしてはTPC-Cベンチマークの性能が最も重要だと思われ

★TOP性能だと、倍のCPUを持ってきてもPower4+に勝てない

1位 IBM eServer pSeries 690   Power4+/1.9GHz    32way   1025K tpmC
2位 HP Integrity Superdome    Itanium2/1.5GHz   64way   1008K tpmC
http://www.tpc.org/tpcc/results/tpcc_perf_results.asp?resulttype=noncluster

このレベルはCPUだけでなく、ソフトまで含めたシステム全体の勝負なので
IBMに一日の長があるとは言っても、CPUを2倍持って来ても勝てないのはやはり問題と思われ
さらにPower4+は2core/1chipなので32wayで16chip、現Itanium2は当然64wayで64chipなので
CPU chip数だと4倍必要で、システム設計・コストへの影響はかなり大きいと思われ


☆売れ筋の4wayだと、今のところItanium2はダントツと思われ

 1位 HP Integrity rx5670         Itanium2/1.5GHz   4way   136K tpmC
 3位 IBM eServer xSeries 365      XeonMP/3GHz     4way   103K tpmC
10位 RacKSaver QuatreX-64 Server   Opteron844/1.8GHz  4way    82K tpmC
http://www.tpc.org/tpcc/results/tpcc_results.xls

Opteronの性能が悪いのは、CPUというよりはシステム全体の問題と思われ
IBMのOpteronサーバが出てきたら、もっと性能は上がると思われ

20 :Socket774:04/03/09 15:38 ID:dr63oDTP
平成16年3月3日 ガートナージャパン、2003年の国内サーバ市場動向を発表
http://www.gartner.co.jp/press/pr20040303-01.pdf
最後の1行
>Itaniumサーバは2002年の94台から1,183台へと拡大しました。

日本全体1年間で1183台売れた?  本気で商売する気ありますか?

21 :Socket774:04/03/09 16:47 ID:9UbzoiGc
>>20
きっと1台に128CPUぐらいが平均なんだよ。

22 :Socket774:04/03/09 22:31 ID:utBQwT0M
その台数見ると、電脳ペンギン氏が2台持ってることが
ものすごいことに感じる。

23 :Socket774:04/03/10 00:39 ID:H/9jXAIt
1000台って・・・
PA-RISCより少ないんでないか

24 :Socket774:04/03/10 01:52 ID:o8doES1T
>>19
1位の IBM の Full Disclosure Report の pdf 落してみたが…
・128GBメモリカード $1,137,704也 の2枚刺し
・36GB/FC/15KなSCSI-HDDの1,950本刺し
とか… バケモノですか?
大人は勝つためならなんでもやるんですな。

25 :Socket774:04/03/10 01:53 ID:NHxcgGI6
いいのかな?

26 :Socket774:04/03/10 07:31 ID:1y5oFQOs
>>23
http://www.japan.cnet.com/news/ent/story/0,2000047623,20064253,00.htm
> Hewlett-Packard(HP)は9日(米国時間)、IntelのItaniumプロセッサ搭載の
>新サーバと、同社のPA-RISCチップシリーズの中で最後から2番目にあたる
>PA-8800チップを採用した新サーバを発表した。
最後から2番目 というのにワラタ

> HPは、ハイエンドサーバ向けのプロセッサを、PA-RISCチップからItaniumへと
>徐々に切り替えているが、同社のUnixサーバを使用している顧客の大半は、現在も
>PA-RISCベースのモデルを使用している。
こういう風に書かれているので、PA-RISCの方がたくさん売れているのは間違いない。

27 :Socket774:04/03/10 07:33 ID:1y5oFQOs
>>24
IBMは、128GBのメモリカード8枚で1TB、値段は$284,426×8=約2.5億円、
HPは、8GBのメモリカード128枚で同じ1TB、値段は$39,050×128=約5.5億円。
当然、実際は内部調達価格で買っているんだろうけど。
同じ1TBなのに、なんでHPの方が2倍以上値段が高いんだろう。

>とか… バケモノですか?
>大人は勝つためならなんでもやるんですな。
禿同です。

28 :Socket774:04/03/10 21:10 ID:0WtSnONa
1000 :Socket774 :04/03/10 20:59 ID:IipEoqbe
個人的には
PC→パーソナルコンピュータ
WS→ワンダースワン


29 :Socket774:04/03/10 23:07 ID:g6yKKbQG
すげー
1021までいってる(・∀・)

30 :Socket774:04/03/11 01:07 ID:uh4xVLnv
さすがIA-64だな。
1001を超えられるとは…

31 :Socket774:04/03/11 01:36 ID:j4jYjy/i
>>19には、"売れ筋の4wayではItanium2がダントツ"って書いてあるけど、
ダントツと言うよりは、"たった30%しか違わない"じゃないの。新しい
アーキテクチャに変えても30%しか性能が上がらないなら、"従来のXeonの
ままでいいや"って思う人の方が多そうだけど。今まではXeonは32bitの限界が
あったから、"いずれはItaniumに移行する必要があるな"って考えていた人も、
"IA-32eがあるならずっとXeonでいいや"って考えるような気がする。
HPCとかレイトレーシングとかやってる人は、"Itaniumがイイ!"って言うだろうけど、
そういう人達だけを相手にしていると、MIPSやAlphaみたいになっちゃって
ビジネス的にはまずいんではないの。前スレでItaniumワークステーションの
話題が出ているけど、ワークステーション用CPUに留まったら、Itaniumは失敗に
なっちゃうでしょう。IA-32eが出てきたので、"デスクトップにもItanium"という
路線は有り得ないから、Power4/5/6・UltraSPARC・PA-RISC路線と同じのサーバ用
CPUでしか生き残る道はないと思うけど、結構厳しそう。

32 :Socket774:04/03/11 03:31 ID:zm7WYgQ0
アップルのXserve、低価格路線でサーバ市場に加われるか?
http://japan.cnet.com/news/ent/story/0,2000047623,20064758,00.htm
>Power PC G5は、製造テクノロジーとして90ナノプロセスを採用しているという。
>低消費電力を実現させ、
>「2GHzのクロックスピードを持つPower PC G5と同程度のプロセッサと比較すると、
>Itanium 2の1.5GHzモデルの消費電力は89W、Opteronの2GHzモデルは107Wだが、
>Power PC G5では55Wだ」と鯉田氏。
Itanium 2よりOpteronの方が消費電力高くなってるが、何故?

33 :Socket774:04/03/11 03:42 ID:RrdzmX+d
>>32
ただ単に間違えて反対にしただけでしょ。
Xserveは売りっぱなしのアップルで果たして売れるのか?

34 :Socket774:04/03/11 04:12 ID:zm7WYgQ0
あぁ、TDP規格は130Wになっているが
実際は100W程度でMadisonは107Wらしいね。
どっちにしても高い事には変わりがないが・・・

35 :Socket774:04/03/11 08:08 ID:95s7WW9p
Xserveって>>19のTPC-CとかSPECとかのちゃんとしたベンチマークの性能値は公開されているの?
PowerPC G5ってコアはPower4ベースなはずだからそんなひどいことにはなっていない思うけど
メモリとかIOまわりとかはちゃんと設計されているの?
このあたり MACオタ なら知ってるか調べられるだろ  お〜い出て来いよ〜

エバンジェリストが信者に向かって売るだけだから性能なんて関係ないのか?

(スレ違いスマソ)

36 :Socket774:04/03/11 13:33 ID:qIrtHeAT
>>31
30%性能上げるのに1年かかるとすれば、1年という時間が顧客にとって安いか高いかという話

37 :31:04/03/11 18:17 ID:hhCwgC9f
>>36
このクラスでは問題は絶対性能ではないんじゃないの。
30%高い性能が欲しいなら、1クラス上のサーバを買えばいいだけだよ。
TPC-Cのリストから捜すと、
IBM eServer xSeries 445 8p c/s    XeonMP/3GHz    8way   156K tpmC
というのがあって、値段は、IBMのXeon/8wayが$672Kで、HPのItanium2/4wayが$557Kだから、
Xeon/8wayの方が値段が20%upで性能が15%upだね。
確かにプライス/パーフォーマンスはItanium2サーバの方が良いけど、わざわざ
新しいアーキテクチャのサーバを導入したくなる程の差とは言えないでしょう。
4way同士のプライス/パーフォーマンスを比べれば、>>19の3位のIBMのXeon/4wayの
値段は$362Kだから、Xeonの方が良いよ。

>>36の議論が成立するのはそれ以上の上位機種の存在しない>>19のTOP性能の
1位,2位の世界だろうけど、この領域ではItanium2はPower4+に絶対性能と
プライス/パーフォーマンスの両方とも負けてるからね。

38 :Socket774:04/03/11 23:17 ID:VgGUu6Sc
このTPC-Cっていうベンチマークはちゃんと実使用時の性能を反映しているのか
ベンチマークは速いが実際に使ってみると遅い、なんていうことはないのか

39 :Socket774:04/03/11 23:39 ID:g8Ejzfn8
前スレでIA-64のコードはNOPだらけと言っていた人がいたが、
試しにとあるC++プログラム(レイトレ)をIntel C++で
-O3 -Qipo -Fa でアセンブラ出力させてみた。
本当にNOPだらけだ。コードの半分くらいはNOPだ。
バンドルの中の命令をカウントしてみた。
 NOP命令:2143個、NOP以外の命令:2173個
IA-64の命令テンプレートは
いかに命令パック効率が悪いか思い知った。
まぁそれでも普通のVLIWに比べたら全然ましなのだろうが。

40 :Socket774:04/03/12 00:02 ID:NsHk0YVo
Power4+はdualcoreでしょ。
だったら、そんなもんなんじゃい。
dualcoreの方がマルチタスク強いし。
Power・UltraSPARC・PA-RISC
みんなdualcoreだし。
つーかItanium2が周回遅れ過ぎ。

41 :31:04/03/12 02:30 ID:fkVSbOyf
Itanium2が2コアにできないのは、FSBのBandwidthの問題だよね。
前スレでシェアードバスの議論が出ていたけど、今のItaium2のアキレス腱は
この16B*400MHz(Bandwidth 6.4GB/s)っていう比較的低速なFSBだよね。
Power4のFSB(って言っていいのかな)は 32B*(CPU周波数)/3 だから、1.9GHzの
Power4+なら20.3GB/sもある。これなら2コアで共有しても、まだ1コア当たり
10GB/sもあるから、2コアにしてもいいよね。
(たぶんPower4+はFSBじゃなくてDRAMが先にボトルネックになるんじゃないかな)

だけど、6.4GB/sしかないItanium2で2コアにしたら、1コア当たり3.2GB/sに
なっちゃう(Power4+の1/3以下)。さらにこれをシェアードバスにして、2chip
(4コア)にしたら、1コア当たり1.6GB/sだから、サーバ用CPUとしては結構
きついんじゃないかな。
もちろん、6MBっていう大きなL3があるからメモリまで行くアクセスは少ない
だろうけど、サーバ用CPUはIOも多いだろうし、使用するデータも大きいから
限界があると思うよ。
これはXeonも同じ問題を抱えているから、IntelのCPUは共通の課題だね。

この辺はOpteronが一番スマートで(21364をパクった、と言えばそうだけど)、
CPUにDRAMが直結できるので、DIMMにPC-3200を使えば6.4GB/sもBandwidthが
ある上に、LSI数を減らせてコストを下げられるし、レイテンシも減って性能も
上がるので ウマー だね。
IBMの中の人もPower4でできればDRAM直結をやりたかったんだろうけど、Power4は
>>19に出てくるみたいなバケモノ(copyright >>24) を作らないといけないから、
最大メモリ容量が大きい必要があって、できなかったんだろうね。
(DRAM直結にすると最大メモリ容量が小さくなっちゃう)

42 :MACオタ>31 さん:04/03/12 03:39 ID:0u9UfdQV
>>41
大層な講釈すけど、
  -------------------------------
  (DRAM直結にすると最大メモリ容量が小さくなっちゃう)
  -------------------------------
POWER5でわDRAM直結でメモリ容量も増えてるす。それにプロセッサ間接続、I/O, メモリ/L3にそれぞれ
独立したバスを使用するPOWER4/POWER5系のシステムとItaniumのバスを同列に語るのわ相当無理があるす。

43 :Socket774:04/03/12 04:51 ID:NsHk0YVo
Intel Twin Castle ? Intel’s New Approach of Chipset Making
ttp://www.xbitlabs.com/news/chipsets/display/20040311103200.html

44 :Socket774:04/03/12 13:40 ID:ENuCNL84
>>31
Itaniumがデュアルコアにできないのは、設計思想の問題。
ItaniumはIA-64の基本的な実装をようやくMcKinley/Madisonで達成したばかりで、
デュアルコアまで到達するのには、他の煮詰められたアーキテクチャより
遅くなってしまうのも無理もないかと。
(それとは別にIntelが他社よりデュアルコアに対して消極的だったってのもある)

IPF初のデュアルコアのMontecitoでも、FSBのアプローチは変わらない。
独自のArbiterバスでコア間が接続される。
Intelは別にシェアードバスにこだわっているのではなくて、
時期を見計らっているだけかと思われ。

45 :Socket774:04/03/12 13:43 ID:ENuCNL84
まあ、初代Itanium〜Montecitoまでの互換性の問題もあるが…(藁

46 :Socket774:04/03/12 13:48 ID:ENuCNL84
と、おもったけど、>>31はその辺りのことはわかっているようだな。
>>44の書き込みは忘れてくれ。

47 :Socket774:04/03/12 15:06 ID:Plwzc1s4
>>43
TNB (NorthBridge, PSB controller),
XNB (MemoryBridge, connects TNB to memory channels)
2つを分離する事によって、メモリとCPUに対する柔軟性を高めようって事かな?
これだと、CPU→XNB→TNB→Memoryになってさらにレイテンシ増えるんでないかい?

48 :31:04/03/12 16:48 ID:HwOlaATH
>>42 MACオタさん

>POWER5でわDRAM直結でメモリ容量も増えてるす。
>>19の1位のメモリ1TBのPower4+/32wayのサーバで考えてみると、CPUは
16chipだから1chip当たりのDRAM容量は64GBだよね。今あるDIMMは4GBが
最大だから、4チャネル×4スロットでぎりぎり同じだね。でも、今後は
DRAMのデータ転送レートが上がって4スロットは難しいと言う話だから、
Power5でDRAM直結にしたら、同容量でも難しいんじゃないの。
それともPower5はFB-DIMMみたいな技術に行っちゃうの?
Power5って今年出るんだから、FB-DIMMに行っちゃうのはちょっと
早過ぎるんじゃないのかな。

>同列に語るのわ相当無理があるす
そうだよね。これは気になっていて、「Power4のFSB(って言っていいのかな)」
って書いたんだけどね。
でも、FSBを通るデータって、以下のようになっているのではないの?

       プログラムのアクセス   CPU間接続       IO
Itanium2      ○              ○          ×
Power4      ○              ×          ○

CPU間接続アクセス(SMPのキャッシュ同期みたいな奴)のBandwidthと
IOのBandwidthは、どっちが多いんだろう? 結構同じ位だったりしない?
「使用する環境によって違う」と言われれば、そのとおりなんだけどね。
MACオタさんならデータ知らないですか?

Power4の"いわゆる"FSBは、単一バスでアドレスもデータもこの中に混ぜられて
いるけど、Itanium2のFSBはアドレス/データ分離なので、実は簡単に比較できない、
という話もあるしね。特にCPU間のキャッシュ同期トランザクションなんかは、
まずはアドレスを送るだけだから、上記Itanium2のCPU間接続は○でなく、△と
書くべきかもしれないね。

49 :31:04/03/12 16:50 ID:HwOlaATH
>>47
CPU→TNB→Memoryでは?

これの影響は、
 @レイテンシが増えて性能が悪くなる  A部品点数が増えて値段が上がる
とか、ユーザ側にはデメリットしかないね。
 B開発が楽になる           C製品バリエーションを作り易くなる
とか、メリットはメーカ側だけだよ。
こういう話が出てくるから、独占はダメなんだよね。

>>41で「LSI数を減らせてコストを下げられるし、レイテンシも減って性能も
上がるので ウマー だね」って書いた直後に、それの逆やろうとしているIntelって...

50 :31:04/03/12 16:53 ID:VPD5qxq5
>>49が間違ってた。CPU→TNB→XNB→Memoryだよね。

51 :mamoh:04/03/13 09:09 ID:HmhBzaGB
>>39
 NOPを発行する無駄を省いたのがEPICじゃなかったんですね。
 最初からテンプレートのbit数を将来増加しそうな実行ユニットの数+プロセッサの
世代表示分だけ確保しておいて、思いっきり素直に
Itanium3:1001010110・・・・・・(1:使用、0:未使用)
と表記して、後は使用する実行ユニットの命令を順に並べるようにすれば、コードの量を
抑えられたのにね。
 これだと古い世代のプロセッサに新しい世代のコードが入ってきたときに問題になるが、
世代間の実行ユニット対照テーブルを書き込み可能な形式で持つ様にすれば何とかなる
と思うんだけど。
 それにこの方式なら、SMTに対応するスケジューリングのロジックが思いっきり簡単に
なるし。
 今更言ってもせんなきことだけれども。

52 :Socket774:04/03/13 11:09 ID:ySmtjTCg
メモリコントローラを分離したことにより、Intelやマザーメーカーでは将来、
これまでよりも簡単にメモリサポートを強化できるようになると考えられる。
http://www.septor.net/

53 :Socket774:04/03/13 13:57 ID:2r11okF0
またIntelでは、現時点で計画を示唆してはいないものの、メモリコントローラのプロセッサへの統合も視野に入れているのではないかと見られているようだ。


54 :Socket774:04/03/13 21:22 ID:mF5M2zaS
>>31
POWER4+は、6.4GB/sのメモリ帯域しかないはずだが?
デュアルコアでは、コア当たり3.2GB/s。

55 :Socket774:04/03/13 21:33 ID:mF5M2zaS
もっともL3〜メモリ間とチップ〜チップ間、I/Oなどのバスは独立しているから、
バス関連ではPOWER4の方がIA-64より有利なことが多いだろうが。

56 :Socket774:04/03/14 04:54 ID:r6TpJ+KP
>>52
メモリコントローラ統合するかどうかは疑問だと思うけどね。
そもそもIntelが支持されてきた理由は性能を犠牲にしても互換性を
維持してきたからだ。
それはIntelが一番理解してる筈。
今度のAMDとの一件で特にw
コンシューマならあり得るかも知れんが、サーバー用のバカ高いCPUでやるとは思えん。

57 :Socket774:04/03/14 10:26 ID:0G428dXB
互換性云々を言うならそもそもIA-64自体がありえないと思うのだが。
メモリだって強引にRDRAMでいこうとした前科があるしな。

58 :Socket774:04/03/14 10:36 ID:G6sWR6o8
それは論じる互換性のレベルからして違う。

59 :Socket774:04/03/14 11:44 ID:L3g2xJRW
まぁ、世代変わる毎に総取り換えになっちゃうからなぁ。

60 :MACオタ>31 さん:04/03/14 14:17 ID:kjclFd8B
>>48
  ----------------------------
  4チャネル×4スロットでぎりぎり同じだね。
  ----------------------------
8チャンネルす。http://www-1.ibm.com/servers/eserver/pseries/hardware/whitepapers/power4_5.html
  ----------------------------
  FB-DIMMみたいな技術に行っちゃうの?
  ----------------------------
後藤記事ばかり読んでると、そういう発想しか出ないんだと思うすけどメモリのFull-BufferingわFB-DIMM
で出てきた新技術じゃないす。サーバーどころか、その辺の電気屋で売ってるPower Macにすらオンボードに
載ってるすよ。PC方面で今まで聞かなかいのわ、現代のPCが本質的に「必要十分な安物」でしかないからす。
  ----------------------------
  CPU間接続アクセス(SMPのキャッシュ同期みたいな奴)のBandwidthと
  IOのBandwidthは、どっちが多いんだろう? 結構同じ位だったりしない?
  ----------------------------
POWER4でプロセッサ間(16-byte x 3 + 8-byte x 1@1/2core), I/O(4-byte x 1@1/3core)す。実帯域も同じ程度かと。。。

61 :MACオタ>54 さん:04/03/14 14:28 ID:kjclFd8B
>>54
POWER4わMCM内の他の3つのプロセッサのL3を統合して一つの128MBのL3キャッシュとして使うことが
できるす。同様にL3の先のメモリも扱えるので、大規模サーバー用のMCMパッケージチップに関してわ、
 12.8GB/s (100MHz DDR x 8ch) x 4 = 51.2 GB/s
というピーク性能を持つと考えた方が良いかと思うす。

62 :Socket774:04/03/14 18:57 ID:CzV/5wDm
>>61
MCM全体の話をしてる訳じゃないと思われ。
メモリ帯域はあくまでも、チップ当たり400MHz*16Byte=6.4GB/sだよ。
それに1つのチップがMCM全体のメモリ帯域を利用できる訳じゃないし。

63 :MACオタ>62 さん:04/03/14 19:27 ID:kjclFd8B
>>62
MCMの話わ、ともかくとして間違いに固執するのわ何故すかね?
http://www.mdronline.com/r/nartcl/2003/175102.htm
  ---------------------------
  The Power4 has an eight-issue superscalar core, 12.8GB/s of memory bandwidth, 1.5MB of L2 cache,
  and 128MB of external L3 cache.
  ---------------------------

64 :Socket774:04/03/14 20:01 ID:CzV/5wDm
>>63
ほうほう失礼。

HPのZX1000チップセットとMCMを比較すると、メモリ帯域のみに着目した場合、
POWER4+では、チップ当たり12.8GB/s(コア当たり6.4GB/s)
Itanium2では、2チップ当たり6.4GB/s(コア当たり3.2GB/s)
これがMadisonでは、デュアルコアだから、コア当たり1.6GB/sになるのかな?

65 :Socket774:04/03/14 20:05 ID:CzV/5wDm
>>64
MadisonじゃなくてMontecitoね。

66 :Socket774:04/03/15 11:50 ID:Jsj9zdd9
結局,メモリの技術革新があまりに遅すぎたため,
メモリコントローラを分離しておくメリットがなくなって
きた,……と。

67 :31:04/03/15 22:02 ID:KmYKYdWV
>>60 MACオタさん
>8チャンネルす。http://www-1.ibm.com/servers/eserver/pseries/hardware/whitepapers/power4_5.html
ごめんなさい、わからないや。Figure6を見ると、DRAMインターフェースは4B×8個で32Bの
ように見えるけど、これを8チャネルと言うの?言いたかったことはね、POWER4のような
サーバ用CPUは必要な最大メモリ容量が大きいので(例えば8チャネル必要)、CPU *直結*
できる程CPU側にPINを用意できないで、中間になんらかのバッファLSIが必要になるだろう、
と言うことだったの。8チャネル分のPINをCPU側に用意はできないでしょう。

FB-DIMMの技術ポイントは2点だと思っててね、
 @メモリコントローラ⇔Buffer間の転送速度をDRAMの転送速度より速くして
  メモリコントローラのPIN数が少なくて済むようにする。
 AFB-DIMMのデイジーチェインをやることで、スタブをなくしつつ、多スロット化を可能にする。
だと思うよ。単なるアンプだけじゃ意味ないと思うな。
PowerMAC G5 Technology and Performance Overview
http://www.apple.com/powermac/pdf/PowerMacG5_TO_111803.pdf
を見たけど、@orAみたいなことをやっているようには見えなかったけど、どっかに書いてあるの?

>POWER4でプロセッサ間(16-byte x 3 + 8-byte x 1@1/2core), I/O(4-byte x 1@1/3core)す。実帯域も同じ程度かと。。。
POWER4のCPU間バスは他のCPUに接続されているメモリ(リモートメモリって言うのかな?)を
アクセスする場合でも使うので、いわゆる『CPU間接続アクセス(SMPのキャッシュ同期
みたいな奴)』だけではないよね。集中型メモリコントローラのItanium2システムでは
リモートメモリとかの概念が無いので、話が全然違うと思うよ。

→スレ参加者   話がItanium2と関係無い方に進んでごめんなさい。

68 :31:04/03/15 22:04 ID:KmYKYdWV
>>66
FP→EDO→SDR(→RDRAM)→DDR→DDR2と来てはいるのですけどね。
分離しても副作用が無ければいいんだろうけど、いろいろデメリットがあって、むしろ
メモリコントローラをCPUに組み込む方がメリットが大きいから、Opteronはそっちに
進んだんだよね。

TukwilaではOpteron・Power5みたいに、SMPコントローラとメモリコントローラを入れた
ものになるんではないの。例の『3世代はバスを変えない』公約もTukwilaなら関係ないしね。

69 :MACオタ>31 さん:04/03/15 23:22 ID:7viwNy0W
>>67
  ------------------------------
  8チャネル分のPINをCPU側に用意はできないでしょう。
  ------------------------------
それを用意するのがサーバー用のチップす。POWER4 MCMわ電源やGNDを除いて5,200pin、POWER5 MCM
わL3を(MCM内に)内蔵しても4,500pinという化け物す。ただ、POWER4でも(外付け)メモリコントローラとメモリ
チップの間にわSMIチップと呼ばれるバッファが入っているという点でわご推察の通りす。

それからあなたの主張するFB-DIMMのポイントすけど、前者わメモリセル自体の速度が大きく変わらないのに
インターフェースの改善で転送速度のみを上げるというDRAMチップの進歩の歴史そのもので、何ら新鮮味わ
無いす。後者わ普通のFull-Buffering技術自体を単なる信号増幅だと勘違いしているす。
現物についてわこの辺が参考になるかと。。。http://www.saronix.com/pdf/applications/AW36.pdf
Power MacわDDR搭載のG4の時代からこの種のチップがマザーボード上に見受けられるす。

70 :MACオタ@補足:04/03/15 23:28 ID:7viwNy0W
少し話が戻ってPOWIER4のメモリチャンネル数の話すけど、図中の4-byteというのわ誤植す。4-byte x 8だと
公称の12.8GB/sに満たないし、1999年の時点でDDR400が存在する訳も無いすから。。。
更にローエンドサーバーのp650のドキュメント等を見ると、SMIチップとメモリの間わ8-byteの双方向バスで接続
されているす。p650わローエンドサーバーなんで4chしか無いすけど、ハイエンドサーバのp690でわこれが8ch
ある訳す。

71 :Socket774:04/03/16 03:42 ID:/BbCSON2
>>38
遅レスと思われるがTPC-Cベンチマークは大規模データベースを扱う
在庫管理とか銀行オンラインのような処理では信じて良い
ベンチマークと思われ  HPとIBMがTOPを目指して戦って
いるところを見ると特定メーカーに有利とかいうことは
ないと思われ
しかし異なった使用環境では必ずしもTPC-Cの性能がシステム
性能を現すとは限らないと思われ  例えばJAVAのベンチマーク
であるSPECjbb2000では以下のようになっていると思われ
http://www.spec.org/jbb2000/

72 :Socket774:04/03/16 03:43 ID:/BbCSON2
SPECjbb2000 TOP

1 Fujitsu PRIMEPOWER2500      SPARC64V/1.3GHz       112way   1420180
2 HP Integrity Superdome server   Itanium2/1.5GHz          64way   1008600
3 Fujitsu PRIMEPOWER2500      SPARC64V/1.3GHz        64way    835479
4 HP Superdome Server        PA-8700+/875MHz        64way    614358
5 Sun Fire 15K              UltraSPARC-VCu/1.05GHz  104way    602270
6 NEC NX7700 i9510          Itanium2/1.5GHz          32way    580536
7 HP Integrity Superdome server   Itanium2/1.5GHz          32way    574912
8 IBM eServer pSeries 690      POWER4+/1.7GHz          32way    553480
9 HP 9000 rp8420-32 Server     PA-8800/1GHz           32way    537968
10 Fujitsu PRIMEPOWER1500     SPARC64V/1.35GHz        32way    492683
11 Sun Fire 15K             UltraSPARC-VCu/1.05GHz    72way    433166
12 Fujitsu PRIMEPOWER2000     SPARC64GP/675MHz       64way    424206
13 Sun Fire E6900            UltraSPARC s400/1.2GHz     48way    421773
25 Unisys ES7000 Orion 230      XeonMP/2GHz           32way    234928

TPC-Cでは圧勝だったPOWER4+もこっちでは32way同士で比較してやや負けと思われ
富士通の国産CPUであるSPARC64Vが健闘していると思われ
新しいUltraSPARCWの結果が既にあるが48wayで13位とTOPクラスのCPUとは勝負になっていないと思われ
Sunのお家芸のはずのJAVAでこの成績ではもはや  UltraSPARC逝って良し  と思われ
Xeonは2GHzの結果しかないがこのクラスへの参戦は不可能と思われ 64bit化が待たれると思われ

73 :Socket774:04/03/16 03:44 ID:/BbCSON2
SPECjbb2000 4way

1 DELL PowerEdge 6600       Xeon MP/3GHz      4way   118031
2 HP Server rx5670          Itanium2/1.5GHz     4way   116466
4 *1 Nascom Series 400        Opteron848/2.2GHz   4way   113473
7 IBM eServer pSeries 655      POWER4+/1.7GHz    4way    96377
15 Fujitsu PRIMEPOWER450      SPARC64V/1.1GHz   4way    58212
17 HP AlphaServer ES45 68/1250  21264C/1.25GHz     4way    56191

*1 Atipa Technologies

4wayではXeon,Itanium2,Opteronがほとんど横一線 POWER4+は一歩遅れと思われ
Opteronのサーバベンダーが聞いたこともない会社なのが寂しいと思われ
残念ながら富士通SPARC64Vはここでは勝負になっていないと思われ
Where is UltraSPARC?


しかし 2ちゃんに桁を揃えた表を貼るのはめちゃめちゃ手間がかかると思われ
誰か良いツールを知っていたら紹介して欲しいと思われ

74 :31:04/03/16 07:20 ID:ia6KAxJ2
>>69 MACオタさん
『POWER4もPOWER5もCPUからDRAM直結ではなく中継LSIが間に入る』というのは同意して
くれたみたいで良かったな。

>後者わ普通のFull-Buffering技術自体を単なる信号増幅だと勘違いしているす。
教えてもらったPI3B4010の資料 http://www.pericom.com/pdf/datasheets/PI3B4010.pdf
見たけど、単なるswitchのようにしかみえなよね。自動的に方向を切り替える双方向AMP
だよね。確かにこれはこれで難しい技術だと思うけど(負荷側のキャパシタンスが
ドライブ側に見えないように双方向でAMPする技術があるって知らなかった。中身は
どういう回路なんだろうね)、@Aのような特長を持つFB-DIMMとは全然違う技術だと思うよ。
@は『DRAMチップの進歩の歴史そのもので、何ら新鮮味わ無いす』と言えばそうだけど、
結局システム側の技術(CPUのマイクロアーキテクチャとかじゃなく)って、これが基本だと
思うけどね。そういうレベルで言えばAのデイジーチェインだって新鮮味が無いよね。

IBMの誤植の件、教えてくれてありがとう。 POWER5ではこういう間違いしないでね。→IBM

75 :31:04/03/16 07:22 ID:ia6KAxJ2
>>71-73 面白いデータだね TPC-Cとは全然違うんだ 富士通が意外とがんばっているのがちょっとうれしいね

76 :MACオタ>31 さん:04/03/16 08:27 ID:JJahxFkx
>>74
  -----------------------------
  FB-DIMMとは全然違う技術だと思うよ。
  -----------------------------
くり返しになるすけど、FB-DIMM = Full-Bufferingじゃないす。Full-Buffringってのわアドレス配線のみに
バッファチップを入れるRegisteredに対して、データの配線もバッファするので"Full"なんすよ。

その理解の上で、FB-DIMMわDIMM側にコストを押し付ける安物マザボ向きの方法論というだけの話で、
そんなモノが規格化されるのを待たなくてもメモリバスのFull-Buffering機能を持つ回路をマザボに取り
入れることわ現状で可能だし、超高級なサーバーシステムどころかAppleごときでもとっくの昔にやってる。。。と

77 :31:04/03/16 09:25 ID:WEvsu1Kc
MACオタさんは>>60で、
>メモリのFull-BufferingわFB-DIMMで出てきた新技術じゃないす。サーバーどころか、
>その辺の電気屋で売ってるPower Macにすらオンボードに載ってるすよ。
と書いたので、FB-DIMMの技術はFull-Buffering技術の延長にある、ということを言って
るんだと思ってたよ。でも、FB-DIMM≠Full-Buffering技術で、MACオタさんの言う
Full-Buffering技術は、単なる双方向アンプ/セレクタっていうことなんだよね。
僕の考えでは、周波数もbit幅も変えないでアンプとセレクタを追加する技術である
PI3B4010の技術と、メモリコントローラ⇔DIMM間の転送速度を上げてLSIのPIN数や
ボード上の配線数を減らし、データもデイジーチェインで接続して転送速度を犠牲に
せずに(レイテンシは犠牲にして!)搭載DIMM数を増やすFB-DIMMの技術は全然違うものと
思うんだ。
でも、これが違う・違わない なんて言う不毛な議論は止めようね。細かく言えば
違うに決まってるし、メモリコントローラのLSIのPIN数を増やさずに搭載DIMM数を
増やす技術だと考えれば同じものだろうし、見方の違いだよね。

FACTを整理すると、以下のようになるのかな。
(a) PowerMAC G4にはPI3B4010みたいなDIMMを双方向でアンプ/セレクトする技術が使われている。
(b) Intelは将来のDIMMの形式として"安物マザボ向きの方法論"であるFB-DIMMを提案している。
(c) Power5でもDRAM直結は無理で、(a)か(b)かあるいは独立したLSIで中継するか(※1)の
  どれかの方法が使われる可能性がある。

※1 POWER4は>>60で紹介してくれたWhite PaperによるとSystem Memory Interface(SMI)って
  いうLSIで中継しているね。

PowerMAC G5はPI3B4010みたいなのを使うのは止めちゃったのかな?

78 :MACオタ>31 さん:04/03/16 12:57 ID:JJahxFkx
>>77
  -------------------------------
  PowerMAC G5はPI3B4010みたいなのを使うのは止めちゃったのかな?
  -------------------------------
残念ながら現物を見たことが無いすけど、当然載せてる筈す。そうでなければunbuffered PC3200で
チャンネルあたり4 DIMMというのわ不可能すから。
参考までにAppleと同じノースブリッジを使った(らしい)PPC970の評価版マザーボードのレイアウト
図があるすけど、左下のDIMMスロッ'群トの間に並ぶ正方形のチップが、この手のスイッチす。
http://www.970eval.com/images/075_top.jpg

79 :31:04/03/16 16:49 ID:FHFR2NbR
参考にFB-DIMMの資料のLINKを書いとくね。
http://www.memforum.org/tech/fb_dimm/
差動にしても 3.2/4.0/4.8Gb/sの転送っていうのはすごいね。設計は大変そうだけど、
1回作っちゃえば部品コスト自体は安くなりそうだから、結構良い技術と思うよ。

ところで技術論とは全然関係ないけど、ここにIntro Animationっていうのがあるんだけど
(内容的にはこのスレの参加者には特にどうってことない内容だと思うけど)、女声の英語の
ナレーションがとっても聞き易くて、自分の英語のヒヤリングがうまくなった感じがしたよ。

80 :Socket774:04/03/16 18:36 ID:r6qdcTV4
>>73
Xeon強ぇ〜
負の要素満載なのにこれでつか
ひたすら高クロック狙い漏れもまんせ〜したくなってきた

81 :Socket774:04/03/16 23:43 ID:KJOfsleH
>>80
このベンチは整数が強いx86系有利なだけに見える。
浮動小数点ベンチだと違うんじゃねーか?

82 :Socket774:04/03/17 00:42 ID:Po4gOQfX
>>80
Xeonは3GHz
Itanium2は1.5GHz
Opteronは2.2GHz
で、だいたい同じくらいのスコア。

Itanium2がボロクソに言われてても、ちゃんと性能は出てる。
しかも、たったの1.5GHzでだ。
もしTDPが許せば、もっとクロックは上がるだろう。

83 :Socket774:04/03/17 02:35 ID:55ev5yy2
>>82
すげーなintel、パイプライン6段か7段であんなに大量な実行ユニット持ってるのに
TDPの方が先に限界になるなんて。

84 :Socket774:04/03/17 18:17 ID:VhVzLTYp
>>81
x86系というよりコンシューマ向け共通コアはFP性能そこそこで
浮いたトランジスタを整数性能ageに突っこむ方針でいってるような

HPC市場もあるからFP/INTは
Itanium+(ハイエンドRISC)>>>>>Opteron>Xeonだし

こんなのもできるらしいけど
http://pc.watch.impress.co.jp/docs/2003/1226/kaigai054.htm

85 :Socket774:04/03/18 00:54 ID:cCiEZIbw
>>83
IPFはいまのところ省電力設計にはあまり力を入れてないからね。
最近はサーバでも低発熱・省スペースが求められるから、
今後は省電力にも重点を置いて設計してくるかと。モバイルItaniumの話もあるし。

86 :31:04/03/18 02:02 ID:4DPCTV7m
>>82
Itanium2はパイプラインを再設計しないとクロックは大して上がらないじゃないかな。
CPUのパイプラインがどのくらいのクロックを目標に設計されているかは、外からはわかり
にくい(Pentium4とAthlonみたいに同じ命令セットアーキテクチャなら比べ易い)けど、
違うアーキテクチャでもfp演算のレイテンシを見るとだいたいの想像はつくよ。
(fp演算でやるべきことはアーキテクチャとは関係なくIEEE規格で規定されているからね)

POWER4+       1.9GHz   fmaレイテンシ:6cyc   fma実行時間:3158ps
Itanium2        1.5GHz   fmaレイテンシ:4cyc   fma実行時間:2667ps
Pentium4(NWコア)  3.4GHz   fmulレイテンシ:6cyc   fmul実行時間:1765ps
                     faddレイテンシ:4cyc   fadd実行時間:1176ps
                  推定fmaレイテンシ:8cyc   fma実行時間:2353ps

IA-32にはfma演算(A*B+C)が無いのでfmulとfaddしか資料にはないだけど、fmaで合計10cycには
ならなくて、同時に演算すると2cycくらいは減って8cycくらいにはなるんじゃないかと思うよ。
こうやって見ると、Itanium2のfma実行時間とPentium4の推定fma実行時間は13%しか違わないから、
130nmテクノロジでは後10数%しかクロックは上がりそうにない、というのがわかるよね。
当然、fp演算だけが他の部分とはとは違ったパイプライン設計とは思えないから、CPUの他の部分も
だいたい似たような性能 "130nmテクノロジで1ステージあたり670ps" で設計されているはずだよ。
今年出ると言われているMadison9Mのクロックは、だから1.5GHz*1.13=1.7GHzくらいになるんじゃ
ないかな。いくらTDPを増やしてもこの辺が130nmのItanium2の限界だと思うよ。

もちろん、パイプラインを再設計してレイテンシを延ばせばクロックは上がるだろうけど、
そうしたら命令スケジューリングが変わっちゃうから、性能を上げる必要のあるプログラムは
再コンパイルする必要があるよ。そうしたら、もうItanium『3』だよね。
このあたりが静的スケジューリングCPUの苦しいところで、動的スケジューリングがあれば、
こういう制約はもっと緩くなるからいいよね。

87 :Socket774:04/03/18 08:05 ID:BHBWHB+0


   ,,v‐v-/l_  (⌒)
  _「/ ̄  く   /
  lYノノ/_ノl_ヽ))
  <イ( l l )l>  / ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄
 <|)'|l、"(フノ|l  <  31はもっと短くレスすべきだと思います!
  ,(ヨリ<>o<>リ']  \_________________
  |ト‐!]-ム- i']l
  ヽ_ノv__l/ /
.  ノ[//‐─‐/_/、
 ( /E|,   (フlヨ \
 ,-| El___lヨ /
└-\`^^^^^^´/

88 :Socket774:04/03/18 09:21 ID:TxoFJUyQ
>>86
Madison 9Mは1.7GHzなのは既に明らかにされているが
詳しいのか詳しくないのかよくわからない人だな

89 :82:04/03/18 19:22 ID:TZYn2p4T
>>86
非常にわかりやすい。
TDP 130Wの制限でクロックが頭打ちだというのは、間違った説を信じてたんだ。

初代Itaniumが、なかなかクロックが上がらずに苦戦してたが、
733MHz品と800MHz品で、TDPが同じなのは、
TDPとクロックに関連が薄いってことだったのか。

実際にオーバークロックさせてみたら、ぜんぜん上がらなかったです。

90 :MACオタ>31 さん:04/03/18 20:38 ID:XdPcskMi
>>86
  ----------------------------
  POWER4+       1.9GHz   fmaレイテンシ:6cyc   fma実行時間:3158ps
  ----------------------------
同じFPUパイプラインでPPC970わ2GHzすから、POWER4のステージあたりの遅れ
が多めに見えるのわ、高信頼性を要求されるサーバーチップゆえの余裕分だと
思われるす。

91 :Socket774:04/03/18 23:10 ID:cCiEZIbw
>>86
ちょっとその推測には無理があるかと。
そもそも専用のハードで積和を処理できるIPFと異なる実行ユニットにわけて
実行するPen4とを同列に比較するのはおかしい。
また、全く同じ演算を実行する演算器でも、内部の実装方式の違いによって相当な
バリエーションがある。単純にサイクル数*周波数で比較しても正確な判断はできないかと。

IPFは、ターゲットがミドル〜ハイエンドサーバなのである程度
動作クロックや電圧のマージンも余裕をもって設定しているだろうし、
総生産量が少ないので、高クロック動作品の絶対量をPen4などに比べて確保しにくい事情もある。
だから、デスクトップ品と同列に比較するのも厳密さを欠く。
Pen4並の生産量と無理な高クロック動作させてもいいんなら、少なくとも1.7GHzは越えられると思うよ。

個人的には現行ItaniumがTDPに頭を押さえられてるのは事実だとおもう。
ただ、それでも2GHzまではいかないかな。

92 :Socket774:04/03/19 15:29 ID:FuPLFr20
HP zx2000がヤフオクに出てますよ。
http://page3.auctions.yahoo.co.jp/jp/auction/c55316053

あと7時間。いまのところ65000円で、最低落札価格に到達してない。
30000円とか56000円で入札してる人は、買う気ないんだろうなー。

93 :Socket774:04/03/19 16:45 ID:vXt4AOQP
いくらぐらいなんだろう。30万ぐらいが最落価格?

94 :Socket774:04/03/19 17:10 ID:FuPLFr20
前にzx2000が出た時(ラックマウントじゃなくてデスクトップ筐体)は、
入札者ほとんどいなくて、24万くらいで、あっさり落札されてたような。
しかも、それは新品同様だったわけで、今回のは15万くらいが適正価格かも。

95 :Socket774:04/03/19 22:11 ID:RWh9iPAe
某Itaniumユーザーが・・・





ハァハァ

96 :Socket774:04/03/20 01:57 ID:SUMrf1c3
サン、AMDと提携後のx86市場戦略を公表「Itaniumを選択する理由はなくなる」
http://enterprise.watch.impress.co.jp/cda/topic/2004/03/19/1711.html

サン・マイクロシステムズ株式会社(以下、サン)は3月18日、AMDと提携後のx86市場における戦略の説明会を開き、
8Way以下のミドルレンジからローエンドのサーバー市場向けにOpteronを搭載した新機種を投入していく意向を明らかにした。

サンの山本恭典氏は 「サーバーCPUの選択肢が増える中、ISVなどのメインユーザーがわざわざItaniumを選択する理由はなくなる」
と述べ、ライバルをけん制した。

97 :Socket774:04/03/20 02:21 ID:PSeWgeb7
自分とこのSPARCはどうなるんだろうねw

98 :Socket774:04/03/20 11:23 ID:4bN2NlmH
>>97
同じ事を思った。
他人の心配より、自分の心配しろ!w

99 :Socket774:04/03/20 12:25 ID:Xv7kIpBr
SPARCにはSolarisっていうそれに最適化されたOSがあるけど、
Itaniumにはまだない。っていう考えなんじゃないかな。
WindowsにしたってItanium向けのやつは実績が全然ないし。

100 :Rock on Tapes:04/03/20 13:18 ID:J1op8sPe
>>90
自社製品がピンチだから他社製品叩くんだろ。
まるで2番手の言いぐさですな。Itaniumの最大の敵はもはやSunではなくなりつつある。

101 :Socket774:04/03/20 13:46 ID:4bN2NlmH
>>99
文脈で判断する限り性能でしょう。Opteron と Itanium は、対等に張り合う事が
出来る良いライバルからね。そうすると…

102 :Socket774:04/03/20 17:50 ID:jOavUWEy
正直、Windowsってそんなに必要なんかな?
LinuxやUnixで良いんでないかな。
特にハイエンドだと普通Windowsなんか選ばんよね。

103 :Socket774:04/03/20 20:53 ID:QcueNGhR
Windowsは複雑過ぎるから使いこなせる管理者が
なかなかいない、というイメージがある。
しかもMSのWindowsに対する基本的スタンスが
熟練した管理者がいなくても扱える製品、という
構えなので、管理者が育ち難いような気も。
資格だけ取らせても、そんなのごく僅かな定型処理
にしか使えなかったりもするし。

ItaniumにはHP-UXもあるし板違いだな。sage

104 :Socket774:04/03/20 21:57 ID:eKyOh8UB
サーバとクライアントで、同じハードが使える、っていうのが大きいな>Windows
ドライバの品質が、サーバレベルなのか、クライアントレベルなのかは、はっきりしないけど。
普段使うデスクトップ環境も、サーバ版のWindowsにできるから、馴染みやすいのもある。

105 :Socket774:04/03/21 17:04 ID:tBuxODd4
kabu.comのItanium 64wayマシンってWindowsだよね?64じゃハイエンドとは言えないけど。
まああそこは前回のXeon+MS SQLServerを引き継がなきゃいけないから、それ以外の
選択肢がなかったのかもしれないけど

106 :Socket774:04/03/21 17:17 ID:sUyfPA3x
カブドットコムは、全面的にWindows採用してるね。
Itanium2は、スケールアップの道がある、ってことを用意してるだけで、役割十分だと思う。

負荷が高くなったときに、スケールアウトしか道が無いと、開発工数かかるわけで。

107 :Socket774:04/03/21 18:42 ID:126C2Iy2
windows update の度に再起動が必要な鯖なんて要らない

108 :Socket774:04/03/21 19:07 ID:Zt8jGwNf
Windowsがハイエンドで敬遠される理由って
ハイエンドでの歴史と経験が未熟で、
そこから生じる信頼度が低いからだと思うんだけど。
後は、ミドルウェアーに問題があるとか。
これは、Intelにも当てはまるが・・・

109 :Socket774:04/03/21 22:10 ID:sUyfPA3x
Windowsで何度もリブートする奴は、unixでもリブートするだろ。
一番レベルの低い管理者に合わせて、リブートが必要っていう表示をしてるだけで、
実際には関連するサービスの再起動で済む場合が多い。

まぁ、ファイルをオープンしてるプロセスがいて、
再起動時にコピーするように仕組まれてたら、再起動するしかないんだけど・・・。
どのみち、ノンストップではないことは、Windowsもunixも変わりない。

110 :Socket774:04/03/22 02:22 ID:p1L9hJ/1
DARPAのGrand ChallengeでCarnegie Mellonの
Sandstorm(Itanium2搭載車)が優勝したね。
おめでとうw

111 :Socket774:04/03/22 16:26 ID:CdRzDqmm
>>110
今知ったけど、すげーレースだな。
オフロードの無人走行か…
最初の5%で全滅したのも無理ないな。
次回が楽しみだ。

将来的にはダカールラリー無人部門とか見てみたい

112 :92:04/03/22 16:48 ID:QleZDAT3
希望落札価格12万円になってます! 安くなったなぁ。

113 :Socket774:04/03/22 19:17 ID:1ONKZGtH
これは欲しいな。買おうかな。
騒音はどれぐらいだろ。

114 :Socket774:04/03/24 02:05 ID:VqOT6q32
これって付属品でタワー型にもラックマウントにも出来るんだっけ?

115 :+++:04/03/28 17:10 ID:nzXXWJ4H
Intel Itanium2 1.40GHz(L3 1.5MB)(mPGA700用CPU,1.4GHz,L2-256KB,L3-1.5MB,バルク
http://www.watch.impress.co.jp/akiba/hotline/20040327/ni_i_cp.html#itanium2
SUPERMICRO製1Uサーバキットとのセット販売ということ。
「単品相当価格」は1個178,000円、らしい。たけーなあ。

116 :Socket774:04/03/29 17:10 ID:+8umN2dk
「G5は世界最速」はやっぱり誇大広告--米当局がアップルに勧告

http://headlines.yahoo.co.jp/hl?a=20040329-00000001-cnet-sci


117 :Socket774:04/03/29 17:14 ID:+8umN2dk
>>108
愚か者!
ハイエンドコンピュータががUNIXなのは、基盤そのものの信頼度とセキュリティ、
リソース管理の堅牢性がWindowsとは段違いに良いからなんじゃ!


118 :Socket774:04/03/29 18:50 ID:l0cWxHBE
オークション、見事なまでの放置っぷりですね。
Itaniumの人気が伺いしれるというか。
五月蝿いのさえなければ個人で誰かが買うのかもしれないけど。

119 :Socket774:04/03/30 02:38 ID:7gIIzBjt
>>118
ってか,フリーで手に入る OS は,Linux Debian か,
不安定(あまりメンテされてない),FreeBSD くらいしかないからね。
マシンだけあっても OS が無けりゃ,タダの箱なわけで。。。

120 :Socket774:04/03/30 04:59 ID:E4c3IlYu
>>119
OSがないってことはないでしょう。ia64用のWindowsは無料配布されてるし。
Linuxもカーネルに地雷があったら流石に厳しいけど、配布系の問題は
がんばって手を入れつつ使えばいいし。

ようはみんな、なんだかんだいったところでia64と格闘するほどには暇じゃないし、
このアーキテクチャの将来性に関しても多少なりとも疑問を持ってるってこと
なんじゃないかねえ。興味はあるけどia64は難しいし、その努力が報われない
可能性もあるし、で。。。触手がのびないというか。

121 :Socket774:04/03/30 05:54 ID:oWKqZOV+
単なる一般的な商品じゃないってことかと。
科技演算、シミュなどの専用appsを使うような
使用目的がはっきりしてる人間にしか意味ないからね。
少なくともOpteronやXeonのように趣味的に使えるような代物じゃない。
わざわざItaniumでx86用appsを使おうなんて人間いないだろうし。

122 :Socket774:04/03/30 14:32 ID:iidIEC8/
速くて安いCPUとなればいいのだけどな・・・Itanium
まだ気楽に自作マシンが組める値段でないのが残念だ。

32ビットアプリケーションの実行速度なんて、遅くてもかまわない。
64ビットで早ければ・・・。

123 :Socket774:04/03/30 15:42 ID:M6o47ZjI
>>121
いや、こんな型落ちのマシンで数値計算する人はいないだろう。
これの使い道といったら、ia64のプログラミング環境ぐらいしかないような。
しかし、それにしては誰も買わない。PCと比べても高いわけでもないのに。

124 :Socket774:04/03/30 17:07 ID:/NteTn5B
ラックマウントのモデルは、ファンが全力回転するかもしれない。そしたら轟音だ。

64ビットが必要な人は、メモリを最大まで積むんだろうけど、
それなら本体価格は誤差の範囲内になってしまうだろうな。

125 :Socket774:04/03/30 19:58 ID:xOOyl0YC
>これの使い道といったら、ia64のプログラミング環境ぐらいしかないような。
これでもう、大幅に用途が限定されてるじゃんw
それだけで、買う人間なんてよっぽど物好きでもなけりゃいないんじゃないか。

126 :Socket774:04/03/30 20:59 ID:2ihnmclg
結局 Opteron(や これから出てくるXeon64bit)で充分な人が多くて
わざわざItaniumに移行しようとする人が少ないんではないの
自作派のコレクターアイテムとしてならいいのかもしれないけど

127 :Socket774:04/03/30 21:05 ID:/NteTn5B
IA-64の開発環境といっても、VisualStudio等は動かないからねぇ。

コマンドラインの古めかしいコンパイラとデバッガを使ってでも、
IA-64やりたい、っていう奴じゃないと、使わないと思われ。

128 :Rock on Tapes:04/03/30 21:07 ID:jodZlRqQ
Itaniumを個人で買うのは明らかに趣味の世界の話だ。
OpteronやXeonと比較しても仕方がないですぜ。
Itaniumを個人使用しているような人は、ハイエンドなIA-32マシンも持っているだろうしな。

129 :Socket774:04/03/30 21:49 ID:+b4y5eQM
まぁ、確かに使用用途が限定されてる現状で
わざわざ個人でItaniumを買うなんてのは趣味だな。

Itaniumは大規模並列システムで科学計算や
大規模シミュレーション、データベース等のミッション・クリティカルな用途に
使用されてこそだと思う。
少なくとも個人で使用するようには考慮されてないと思う。

130 :Socket774:04/03/30 21:55 ID:/NteTn5B
個人には使いみちがありません。持ってる俺が言うんだから・・・。

中古屋で売られているのを見かけて、とりあえず保護したんだけど、
ぜんぜん使いみちがない。
冬場は暖房の代わりになるけど、動作音がうるさい。

131 :Socket774:04/03/30 22:17 ID:091heL9F
>コマンドラインの古めかしいコンパイラとデバッガを使ってでも、
>IA-64やりたい、っていう奴じゃないと、使わないと思われ。

この放置っぷりを見る限りじゃ、IDEがあるかどうかなんて関係なさそうな。

132 :Socket774:04/03/30 22:44 ID:+RgDKm8C
俺としては激しくItanium搭載のPCが欲しいのだけど。
使ってみたいマザーボードが1枚もない。
1枚も。
土台がまるでないので使いようがない。

133 :Socket774:04/03/30 23:07 ID:+b4y5eQM
考えてみれば、PowerやSPARCを
個人で使う香具師なんていないのと同じだな。

134 :Socket774:04/03/30 23:17 ID:091heL9F
SPARCはいるでしょ。Alphaを個人で所有してる人もいる。
だから、Itaniumを趣味で持っていてもおかしくはない。
ただ、轟音鳴らせながらハックするほどの対象かどうか
っていう問題があるよねえ。基本的にSPARCやAlphaにしたって
すでにノスタルジーの対象だろうし。商用UNIXとセットになって
魅力を放っていたのが、それらが衰退して色褪せてしまった感じか。
それ以外の人はもうCPUのアーキテクチャにロマンを感じなくなって
しまったかも。

135 :Socket774:04/03/30 23:32 ID:rBJfV3J5
hmxとか心に太陽がある人は個人じゃないんだろうか…

136 :Socket774:04/03/30 23:45 ID:+b4y5eQM
あぁ、そう言えば彼、AlphaもPowerもItaniumも持ってたんだっけ。

137 :Socket774:04/03/31 14:11 ID:Qk9lU6tm
>134 SPARCやAlphaはそれなりのアプリが有るが、Itanium飼ってどうするのよ
インストールの練習?

138 :Socket774:04/03/31 15:57 ID:Zn5+EvxL
18xゲー。

139 :Socket774:04/03/31 16:24 ID:zNRIZM+b
64ビットのメモリ空間が必要な個人がいても、普通はOpteronを選ぶと思う。
Opteronのほうが、入手しやすいし、使いやすいだろうし。


140 :Socket774:04/03/31 17:29 ID:jv5mWR1k
>>138
まさかあなたは電脳ぺんぎん氏ですか?

141 :Socket774:04/03/31 23:52 ID:iC4hMHe0
多少今は使いにくても将来Itaniumが主流になりそうなら今から買って勉強しておこう、
とか思う人はいると思う。でも最近の情勢ではItaniumの将来は???だからな。

142 :Socket774:04/04/01 00:12 ID:hByW0bBO
>>141
そう思って買ったさ。

実際に使ってみると、Linuxは普通にLinuxとして動くし、Windowsも平然と動いた。
それを飯の種にしてる人達が、やるべき仕事をちゃんとやってるから、
ちゃんと移植されてて、普通に使えるようになってる。
x86に飽きてて、刺激が欲しかった俺は、かなりがっかりしたよ。
細かいところでは微妙に違うんだけど、それも今だけの話で今後変るかもしれないしね。

仕事(なんちゃってDB屋)のほうでは、XeonのPAEより、速いかもしれない、
っていう話が出てきてはいるけど、そうなると最新鋭機での比較になるから、
個人で買えるような退役中古マシンなんて、ほとんど参考にはならない。

143 :Socket774:04/04/01 05:48 ID:wG5fLxqV
なぜNetBSDは移植されないのでしょうか?

144 :Socket774:04/04/01 21:54 ID:epm+PbBK
>>142
DB屋さんはでかいリニアなアドレス空間が欲しそうだから、36bit PAEよりは本当の
64bitアーキテクチャが欲しいんでしょうね。
Windowsだ・Linuxだ、なんていうOSのコマンド/APIレベルではなく、実際にDBを動かして
(コーディングして?)、性能チューニングとか(インデックスをどういう風にメモリに
置くか、とか)をやりたいのではないですか。
でも結局Opteronでも同じことはできるから、わざわざItaniumを使う必要はない、という
落ちになっちゃうのでは。

145 :Socket774:04/04/02 09:49 ID:SKfjvFSP
インテルの“AMD互換”でItanium死に筋か
http://itpro.nikkeibp.co.jp/free/ITPro/OPINION/20040401/142322/

米インテルは2005年中にItaniumの中止を公表するだろう。だらだらと引き延ばし,
メーカーや顧客の傷口を拡げることはしないはずだ

日経がぶちあげたぞ

146 :Socket774:04/04/02 10:43 ID:1uFAuqBL
2005年 とは大胆な予測で来たね。

Itanium から撤退するにも退路が無いから、少なくとも 2、3 年は
現状維持だと思うけどねぇ。

147 :Socket774:04/04/02 11:22 ID:moDLu4YJ
Xeon64bitが順調に立ち上がれば 2005後半にはItaniumは不要では。
確かにItanium2/64wayとかPower5と死闘を繰り広げるような超ハイエンド領域では
Xeonではコマ不足でしょうけど 売れ筋の4way以下ならXeonで全然問題ないのでは。
SGIみたいなテクニカルコンピューティングの分野は苦しいだろうけど 利益で
見ればテクニカルコンピューティング分野は大したボリュームではないでしょう。

148 :Socket774:04/04/02 13:23 ID:OT1YQV5t
おいおい、肉桂の言うことなんて真に受けるなよ。

149 :Socket774:04/04/02 13:34 ID:sKt0AmOx
問題は記事の真偽ではなく、撤退しても不思議はないと認識されている
IA64の将来性の不安ではないのかな。

150 :Socket774:04/04/02 13:58 ID:1uFAuqBL
>>149
IA64 で全ての 64bit CPU 市場をカバーしようとしたけど、x86_64 の登場で脆くも
崩れたのは確か。とは言っても、イコール IA64 の否定には繋がらないけど、
不安材料は増えているね。

しかし >>145 のコピペは、記事のタイトルからして w

151 :Socket774:04/04/02 21:46 ID:moDLu4YJ
日経だけでなくいろいろな人がItaniumの将来を心配しているのは事実。
ただ中止というよりは「生産量は予想より少ないだろう」という話。

http://www.reed-electronics.com/eb-mag/article/CA405727?pubdate=4%2F1%2F2004
Intel spills the beans
>The Itanium has probably lost its last hope of high-volume success.
(訳) http://www.excite.co.jp/world/english/web/body/?wb_url=http%3A%2F%2Fwww.reed-electronics.com%2Feb-mag%2Farticle%2FCA405727%3Fpubdate%3D4%252F1%252F2004&submit=%83E%83F%83u%83y%81%5B%83W%96%7C%96%F3&wb_lp=ENJA&wb_dis=2&wb_co=excitejapan

http://www.theinquirer.net/?article=14535
HP: Who will refund the tickets for the Itanic Line Cruise?
(訳) http://www.excite.co.jp/world/english/web/body/?wb_url=http%3A%2F%2Fwww.theinquirer.net%2F%3Farticle%3D14535&submit=%83E%83F%83u%83y%81%5B%83W%96%7C%96%F3&wb_lp=ENJA&wb_dis=2&wb_co=excitejapan

http://www.theregister.co.uk/content/61/36347.html
Analysts cheer AMD, Dell and Microsoft as x86-64-bit winners
>As Illuminata points out, a market for Itanium will exist despite the presence of Opteron and Xeopteron. This market, however, is much smaller than either HP or Intel had hoped.
(訳) http://www.excite.co.jp/world/english/web/body/?wb_url=http%3A%2F%2Fwww.theregister.co.uk%2Fcontent%2F61%2F36347.html&submit=%83E%83F%83u%83y%81%5B%83W%96%7C%96%F3&wb_lp=ENJA&wb_dis=2&wb_co=excitejapan

152 :Socket774:04/04/02 22:01 ID:moDLu4YJ
問題は部品屋のIntelが少ない生産量のItaniumへの高額な開発投資を続けられるか、ということ。
IBM,HP,Sunなんかのシステム屋はシステムで儲けた分をプロセッサの開発費に廻せる
(システムがそれで差別化できて販売量が増えればOK)ので、少ない生産量でも開発投資を続けられるけど、
IntelとかAMDみたいなLSI部品ビジネスだと、部品単体の利益で開発費を回収する必要があるから
難しいんじゃないかな。

153 :Socket774:04/04/02 22:21 ID:moDLu4YJ
しかもItaniumの最大のパートナーであるHPは今やかつてのハイテクリーダーとは違う会社になっている。
高性能・高品質で定評があった測定器部門はアジレントとして分離し、開発投資を行わないことで
定評ある純PC屋のCompaqと合併し、HPの伝統とは関係ない外部から来たCEOが会社を率いている。
10年前のHPなら、Intelが泣き言を言っても、叱咤激励してItaniumへの開発投資(人も金も)を出し続けた
可能性は高いだろうが、現在のHPはどう判断するかわからない。

154 :Socket774:04/04/03 00:10 ID:nLWC61qJ
intelはdellと喧嘩するためにH/Wは赤字でサポートで採算とってるって言ってたよ。
PCでは開発投資に回す金なんて出ないでしょう。ただIPFはメインフレームの置き換えであって、
稼働中にCPUも入れ替えられないようなx86(_64)と同じ土俵に載せるの事は
hpは考えてない。intelが低価格路線にするのは同じ土俵でも戦えるようにと考えているのかも
しれないけど。
Oracle10gのgridにもし宣伝通りの効果があるなら、メインフレームそのものの意味が薄れてくるし。
もちろん無くなるわけではないけど。


155 :Socket774:04/04/03 00:23 ID:Prr/fCFU
>>153
HP は PA-RISC、Alpha、MIPS を捨てて Itanium に移行することをコミットしているから、
Itanium がこけると一番痛いのは HP ですね。

156 :Socket774:04/04/03 00:39 ID:WSW9Rn7q
10gでメインフレームはなくなりはしないだろう。
やばいのはひたすらSun、Sun Microsystems。

157 :Socket774:04/04/03 01:03 ID:+cWWjTKt
Top 5 Companies Revenue from Shipments of 64-bit Compute MPU --- Worldwide ($ in Milliions)

2002   2003          2002     2003     %change   2003
Rank   Rank          Revenue   Revenue           Share

NM    1    AMD       0       173      NM     48%
3      2    Intel       10       100     900%     28%
NM    3    IBM        0        60      NM     17%
1      4    NEC       21         21      0%      6%
2      5    Samsung    12         8     -33%      2%

Total Market            43        362     742%    100%

NECっていうのはMIPS/R10Kシリーズ?。2002は1位だったなんて。
2004はIntelとAMDの差はもっと開くことになるのか、Xeonが64bit CPUになってIntelが1位になるのか興味深い。


ソース:
Gartner Dataquest 2003 Semiconductor Market Share
http://www.dataquest.com/teleconferences/attributes/attr_60033_115.ppt

ファイル形式がPowerPointだが持っていない人は下記viewerを使えば見える。
http://www.microsoft.com/downloads/details.aspx?FamilyID=7c404e8e-5513-46c4-aa4f-058a84a37df1&displaylang=ja

158 :Socket774:04/04/03 01:14 ID:PHqf0nYZ
Itaniumって大して売れてないと言われてたが、
それでも2位なんだ・・・
IBMやSunは一体今までなにしてたんだ。

159 :Socket774:04/04/03 01:23 ID:+cWWjTKt
>>158
あの数字にはIBMのPOWER4やSunのSPARCのような内製分は入っていないでしょう。
(IBMはPowerPC G5をAppleに売った分だけだと思う)

160 :Socket774:04/04/03 01:24 ID:+cWWjTKt
>>154
Intelは部品メーカーなのでサポートで利益を上げたりできないのでは?
それができるのはDell,HP,IBM,Sunのようなシステムベンダーでしょう。

161 :Socket774:04/04/03 01:26 ID:If/eDrkJ
あいかわらず放置されていますね。
OpteronにSPECでボロ負けする900MHzに、あの値段はないだろう。

162 :Socket774:04/04/03 01:27 ID:+cWWjTKt
>>154
"メインフレーム置き換え"と言うよりはエンタプライズサーバとか呼んだ方がいいので
しょうが、現状はXeon/Opeternのサーバでは稼動時保守みたいのはできませんが、
やろうと思えばXeon/Opteronにそういう機能を組み込むことは問題無くできるでしょう。
(別にアーキテクチャ上の制限があるとは思えないので)
だいたい稼動時保守をサポートするとすれば、「CPUで〜の機能が必要」というよりは、
システム側(チップセットやOS)の方でやることの方が多いでしょう。

Intelは元々は、稼動時保守のような高度なRAS機能や64bitアーキテクチャのような
大規模システム対応機能は、Itaniumだけに限定して、XeonとItaniumを差別化したかったので
しょうが、AMDがOpteronで追い上げてきて、IBMのようなシステムベンダーもXeon/64wayの
ような製品計画を打ち出してきて、予定が狂っているのではないかと想像できます。
Xeonの機能を低いままにしておくと、Xeonの市場をOpteronに食われてしまうし、
Opteronに負けないようにXeonの機能upを図ると、Itaniumの市場をXeonが食ってしまう、
というジレンマがIntelにはあるのでしょう。

IBMのXeon/64way計画: http://www.itmedia.co.jp/enterprise/0401/15/epn07.html
>サーバメーカーにItaniumプロセッサへの移行を促したいIntelの思惑とは裏腹、
>IBMは、未来はハイエンドXeonサーバにあると考えている。

163 :Socket774:04/04/03 01:28 ID:hM0/14k7
俺のItanium 800MHz(L3は4MBだぞ) dual も、売りに出しても二束三文なのか・・・
メモリは7GB積んでるから、あんまり安くはできないんだよなぁ。

164 :Socket774:04/04/03 02:32 ID:nLWC61qJ
>>156
そそ、なくなりはしない。でももっと安いシステムで置き換えられるケースは
増えてる。もちろんOracleだけじゃなくてHPCとかもそう。
>>160
間違えた。聞いたのはhpから。
>>167
x86でもそのうち当たり前になって安くなって欲しいね。hpのDL580(XeonMP)は
メモリはRAID1でホットスワップできるらしい。10枚単位だけど。
でもMPはDPに比べてC/P悪いし、4wayで使うとOracleのライセンス料倍だしなあ・・

165 :Socket774:04/04/03 09:03 ID:oggxDaW4
インテルの“AMD互換”でItanium死に筋か

http://itpro.nikkeibp.co.jp/free/ITPro/OPINION/20040401/142322/

166 :Socket774:04/04/03 21:03 ID:qgZgxHe1
方や

Itanium 2 プロセッサ時代がやってきた
ttp://itpro.nikkeibp.co.jp/as/itanium/



日経って・・・もうワケワカメ

167 :Socket774:04/04/03 21:34 ID:JY+5GZKw
持ち上げてから落とす。日本のメディアの常道じゃん。

168 :Socket774:04/04/03 23:27 ID:64A5r4Um
166のはヒモつき記事でしょ。

169 :Socket774:04/04/03 23:48 ID:+Rlzs66o
まぁ、Intelの場合、この手のx86から互換性断ち切ったプロジェクト
何度も立ち上げては失敗してるから、
仮に、打ち切ってもどうってことないだろうが・・・・

それにしても、x86宗家Intelが必死になって
断とうとしてるのに実に皮肉な結果だ。

170 :Socket774:04/04/04 00:01 ID:pZkj1hvL
>>166-168
日経としては懸命にバランスを取って なんとかしてマスコミのとしての
中立性を見せようとしているのでは
なんか努力の方向性が間違っているような気はするが

171 :Socket774:04/04/04 00:12 ID:P2bPwBhc
>>169
さらに悪いことに分家AMDがお家乗っ取りを図るw

172 :Socket774:04/04/04 00:16 ID:pZkj1hvL
とんでもないAMDに乗っ取るような実力はありません 自分でもわかってるでしょう
AMDは利益の多いサーバ用CPUでもう少しシェアを取りたいだけでしょう

173 :Socket774:04/04/04 01:50 ID:6S1eOCgY
>>170
単にAとBの人物が別々の記事を書いただけじゃないの?
日系はAとBが書く記事の方向性を別段コントロールしてはいない。
あるいはItanimマンセー記者が「死に筋」を書いた記事に
圧力をかけてとりあえずタイトルだけでも変えさせたとか


174 :Socket774:04/04/04 02:46 ID:pZkj1hvL
あとから見る人もいるだろうから話を整理しておこう。

>>145で紹介されたように日経IT Proが記者の眼というコラムで
http://itpro.nikkeibp.co.jp/free/ITPro/OPINION/20040401/142322/
『インテル“AMD互換”路線でItanium死に筋か』というItaniumに否定的な記事が載った。
元々これは『日経ソリューションビジネス』3月30日号の「乱反射」というコラムからの転載と書いてある。

ところが今,>>145で紹介されたLINKを見るとタイトルは
『インテルの“AMD互換”でItaniumはどうなる』という少し穏やかなものに変わっている。
(>>165のLINKの紹介はタイトルが変わっていることを言いたかったのかな?)

『Itanium 死に筋か』でググると以下のように22件もヒットするので意外とこのコラムは
インパクトが大きかったのかもしれない。
http://www.google.com/search?as_q=Itanium+%E6%AD%BB%E3%81%AB%E7%AD%8B%E3%81%8B&num=100&hl=ja&ie=UTF-8&oe=UTF-8&btnG=Google+%E6%A4%9C%E7%B4%A2&lr=lang_ja&as_ft=i&as_filetype=&as_qdr=all&as_occt=any&as_dt=i
Itanium 死に筋か の検索結果のうち 日本語のページ 約 22 件中 1 - 12 件目 (0.06 秒)

そこでIntelからクレームが来たか、日経BPの方で自主規制して、タイトルを少し穏やかなものに
変更したのでしょう。

175 :Socket774:04/04/04 03:10 ID:3TayQ438
どっちにしても「死に筋」なんてタイトルはどうかと思う。
そこらの大衆を煽ることだけを目的にしてるような週刊誌や三流紙じゃないんだから・・・
ひいては日経の品格にかかわる。

176 :Socket774:04/04/04 04:04 ID:wWGDuTTt
このスレに1人くらいIA64の洋々たる前途を信じるって香具師はいないのか?
主流になろうが志望しようがどちらでもいいがスレ的につまらん。

177 :+++:04/04/04 14:01 ID:Bzy/TArH
Intel協賛記事(166)担当から泣き?恫喝?が入ったんじゃないかな。

まあXeon路線にも前途には問題があるわけでね。そう話は簡単じゃない。

178 :Socket774:04/04/04 14:33 ID:8xVaLDzY
>>176
だって>>92の誰も買わないんだもん。今なら最低落札価格で買えるのに。
誰もいないんだろう。

179 :Socket774:04/04/04 16:31 ID:+mv4pllG
自作板にスレがある意味はもはやない、ということだろうな。
フェードアウトか、もし生き残るとしても汎用機orPA-RISC代替用。
プログラマ板の範疇だ。

180 :Socket774:04/04/04 18:54 ID:bLEjRFOc
>>178
あの出品、一時期は12万即決で出ていたのに誰も食い付かなかったんですよ。
それが、ここ二周目(wではなぜか値上げされていたりする。

181 :Socket774:04/04/04 19:03 ID:8xVaLDzY
>>179
プログラマ板なんて実質Windows/ia32の話題だけしかないじゃん。
PowerPCのアセンブラスレの廃れ具合といったら。。。
アセンブラスレもx86の話題ばっかりだし。
UNIX/Linux板もia64の話題は殆ど出て来ないし、2chではItaniumの
話題はどうやらむりぽ。食いつくのは物好きなWindows板の人ぐらいか。

182 :Socket774:04/04/04 19:37 ID:skFbFX4/
itanium2って非x86CPUの中では何気に高クロックなんだな。
1.5GHzがspecINt1300 specFp2000か。これでもう少し低クロック
製品しか出てなかったら対した評価じゃなかったろう。

それと話は変わるが昔のMicroSparcやAlpha21064は同時期のi486DX2
なんかと比較してすごい速いイメージあるけど実際はどうだったの。

183 :MACオタ>176 さん:04/04/04 21:04 ID:GnNSP9Lp
>>176
IPFの猛烈な擁護が読みたくなったら"Paul deMone"で検索すれば、辟易するほど読めるす(笑)

184 :Socket774:04/04/04 22:26 ID:ix4NcMbQ
>>180
2回の出展で誰も食いつかなかったのに1万値上げするなんて
バカじゃないの?
10万以下にしてくれりゃ、会社の少額固定資産で買う香具師も
いたろうに。

185 :Socket774:04/04/04 22:28 ID:COalKkob
ここでインテルとEMCがスポンサーに成って2chの鯖に
Itanium搭載機を導入ですよ!
そして、全板にItaniumマークを入れて
世界最大の電子掲示板ーー
 数千・数万の書き込みを支えるのはインテルItaniumプロセッサとSymmetrix DMX
とかCM打てば、GTO最速を信じてやまない人が何台か買うでしょ?

186 :Socket774:04/04/04 22:42 ID:bLEjRFOc
>>185
そうやって皆で傷口を広げていくと。


187 :Socket774:04/04/04 23:28 ID:TcjM5nhI
2chなんかに採用された時点で終わりだと思われ。
こんな不安定な2chで採用されたら逆効果じゃん。
つーか、ジサカーに宣伝するより企業に宣伝しないとw

188 :Socket774:04/04/04 23:29 ID:pZkj1hvL
Itanium2に賭けちゃっている会社の例

http://www.kabu.com/feature/system/#Kousei

注文・顧客データーベースサーバ
■UNISYS ES7000(Itanium2:1.5GHz×32CPU)
□Microsoft® 64-Bit version Windows Server? 2003, Datacenter Edition
□Microsoft® SQL Server 2000 Enterprise Edition 64-Bit version

Point! 最新の 64Bit CPU である Itanium2 を 32個搭載。
安定稼働実績のある ES7000 の64-Bitモデルを投入し、
データベースの負荷を約半分にまで改善。


注文・顧客データーベースサーバ (導入予定)
■HP Integrity Superdome(Itanium2:1.5GHz×64CPU)
□Microsoft® 64-Bit version Windows Server? 2003, Datacenter Edition
□Microsoft® SQL Server 2000 Enterprise Edition 64-Bit version

Point! 将来の拡張では最大128CPUまでの構成が可能なモンスターサーバを、
基幹データベースに採用する事を決定。2004年4月末頃に本番導入予定。
将来のトランザクション増にも耐えるキャパシティを確保。

189 :Socket774:04/04/05 00:08 ID:Le2T0/Dm
kabu.comはWindows全面採用の会社だけど、
SQL Serverが速く動けば、何でもいいんじゃない?
現時点で、TPC-Cの値がいいマシンが、Itanium2だっただけで。

190 :Socket774:04/04/05 00:37 ID:7D2mOP96
確かにTPC-Cで500K以上相当とかの性能が必要なら、現状ではItanium2かPOWER4+しか
選択肢はないので、自動的にItanium2になってしまいますね。
じゃ、2年後にはXeon64bitにリプレースかな?

191 :Socket774:04/04/05 01:01 ID:UEGU7bLX
Itanium2やPOWER4+の性能がこのまま止まってるならそうなるのでは。
もう、Itaniumはハイエンドの高級ブランドに特化すれば良い。
ある程度不採算になっても、イメージ戦略のために継続。
高級ブランドがあるだけで、顧客の信用度や誘致に有利だし。
よくよくは、XEONやPentiumにも好影響を与えること間違いなし。
後は研究ということで。
降ろせる技術は降ろしていく。

192 :Socket774:04/04/05 01:06 ID:7D2mOP96
性能向上が止まることはないんでしょうが、相対的な性能差はそう簡単には変わらないと思う。
Xeonは現状の32bitの足かせが取れるので、ここ1年くらいで上位(Itanium,POWER)との差を詰めるでしょう。
Itaniumをハイエンドブランドと言うにはXeonとの差が少ない、というのが大きな問題なのでしょう。

193 :Socket774:04/04/05 01:23 ID:J2t3PpP9
>>191
上がIA64サーバを買う気満々らしいのですが、そんなもの買われたらつぶしが効かなくて、ユーザが不幸になるばかりなので困っています。中途半端なものを上位に据え続けるくらいなら、さっさと終息宣言してほしいところ。

ダントツで速ければ良いのでしょうが。

194 :Socket774:04/04/05 01:36 ID:LXEAx3mG
>>182
>それと話は変わるが昔のMicroSparcやAlpha21064は同時期のi486DX2
>なんかと比較してすごい速いイメージあるけど実際はどうだったの。

元麻布タンのですが・・・386だけど>RISCの勃興と敗退
http://www.atmarkit.co.jp/fsys/pcencyclopedia/007procs_hist01/procs_hist02.html

195 :Socket774:04/04/05 01:57 ID:J2t3PpP9
>>182
なんでSuperSPARCでなくてMicroSPARC?

というのはともかく、21064Aなら比較にならないぐらい速かったですよ。
しかもDualのマシンなんか使った日にゃ。

SPECのサイトでCINT95とか見るとわかるでしょう。i486じゃなくてPentiumとの比較になってしまいますが。

196 :Socket774:04/04/05 03:13 ID:7D2mOP96
>>193
(1) >>19(解釈は>>31参照)や>>72-73のようなベンチマーク結果を示し、Itanium2でもXeon/Opteronと大差ないことを主張する。

(2) IA-32→IA-64の移行はいろいろ移行ツール・実施例があるが、逆はほとんど無いことを主張し、IA-32→IA-64への移行は
一方通行で、一度IA-64に行ってしまったらIA-32eに戻るのは大変だと主張して、IA-64へ移行するのは本当にIA-64が主流に
なるとはっきりしてからで充分だ、と主張する。

(3) kabu.comのように大規模SMPが必要になるのはシステム設計がヘボで、現在の主流はスケールアウトであり、4way程度の
サーバをクラスタにして使うのがベストの解だ、と主張する。

Good Luck!

197 :Socket774:04/04/05 03:18 ID:7D2mOP96
>>195
21064がすごいCPUであるのは禿同。
その21064の設計チームの一部がAMDに行ってAthlon/Opeteronを開発し、Intelに行った一部は今Tukwilaを開発している。
さらに付け足せば、DECでOSを作っていたチームがMicrosoftに行ってWinNTを開発した。

エンジニアは最高なのに、それをビジネスの結果に結び付けられなかった会社、それがDEC。

198 :Socket774:04/04/05 03:51 ID:Ke2Oi8TP
>>197
ミニコンでは成功したぞ!
ところでWinNTってカトラー一人で造ったと思ってたyp

199 :Socket774:04/04/05 04:35 ID:CRJ+yDQa
闘うプログラマー―ビル・ゲイツの野望を担った男達 (上)
http://www.amazon.co.jp/exec/obidos/ASIN/4822740161/ref=lm_lb_4/249-1933831-4782750

内容(「BOOK」データベースより)
ビル・ゲイツの野望を実現するために、マイクロソフトに「伝説のプログラマー」が引き抜かれた。
デビッド・カトラー。屈強な肉体と軍隊顔負けの厳しい職業理念をもつ、闘争心のかたまりのような男だ。
そして、彼を追って移籍した腹心の部下たち。新プロジェクトを担う外人部隊が秘密裏に結成された。
自由闊達なマイクロソフトの「キャンパス」内で、異分子たちによる空前のパソコンOS開発作戦「NT」の
幕が切って落とされた…。

カトラーは今何をやっているんだろう? もうリタイアしているのかな?

200 :Socket774:04/04/05 04:38 ID:LTgArw2T
まぁ、さっさとIA-64を終了して、
充てていた人的資源と資本を全てXeonに投下すれば
凄まじく発展が加速しそうではあるんだけどな。。。

201 :Socket774:04/04/05 05:42 ID:jc2F45TA
そのシナリオはAMDに取って最悪のシナリオだから
もしIntelがItaniumを止めると最もダメージを受けるのは
HPではなくAMDということになるな

202 :Socket774:04/04/05 12:39 ID:AwRO+yIy
カトラーはまだMSにいるらしいです。しかし年齢はもう今年で64歳。
バグを追いかける体力があるかどうかは不明です。

203 :Socket774:04/04/05 15:00 ID:rskIWEyb
>>199
なんか紹介がプロジェクトXみたいだな。

204 :Socket774:04/04/05 15:22 ID:siGEgB3L
Opteronを2基搭載した、米ニューアイシスの1Uサイズサーバ。米マイクロソフトの、Windows NTを開発したプログラマのデビッド・カトラー氏の部屋にはこのサーバがあり、Windows .NET Server 2003の開発に使われているという
http://www.itmedia.co.jp/enterprise/0211/21/n26.html
"彼"はまだMSに居たのね、あれ(NT)以来、鳴かず飛ばずだけどもう年なのね。

205 :Socket774:04/04/05 16:50 ID:7D2mOP96
「SunがMicrosoftとの和解に伴いMillennium CPUの開発を止めた」という記事が
inquirerにある http://www.theinquirer.net/?article=15151 んだが
この"Millennium CPU"というのは例のJavaをmulti threadで実行するMAJCのこと
http://www.hotchips.org/archive/hc11/hc11pres_pdf/hc99.s8.2.Tremblay.pdf
なのかな。
だとすると、もうSunのCPU開発は終わりになったんだな。

206 :+++:04/04/05 19:27 ID:Y91yehDs
>>205
MAJC?MAJCというなら、それよりもRockとかいう新CPUのことじゃないかと
思うんだけど(既にMAJCは死んでるぽいし)、SUNはNiagara系列が次世代の
核心だから。それはまだ続けるんでしょ?
http://www.itmedia.co.jp/enterprise/0402/12/epn14.html
しかし、Rockを止めるっていうんなら、MSとの和解とは関係なく単にリストラ
なんだと思うんだけど。誰が社長でもすぐに切りたい部分だわなー。


207 :Socket774:04/04/05 22:42 ID:rNh9whEO
釈迦に説法かもしれませんが、>>200>>201
AMDの最悪状態はまともなCPUはPC用しかメニューになく、
インテルにいいように価格勝負を挑まれていたころでしょう。
現状はベストから1つ下。
ベストは今win 64 for amd64が出ていた場合。
itaniumへの投資をやめてxenon強化されるのは
想定されうるよくない状況って程度でしょう。
intelにとっても超利益率分野への戦略中断は断腸の思い。
opteronは自社の利益率を上げ、敵の利益率を引き下げ、敵の敵を
支援する、1石3鳥の作戦。AMDだけの作戦・手柄とも思えませんが、
ま、最悪シナリオってこたないと思います。

208 :Socket774:04/04/05 23:05 ID:JxbzPEff
それに相手がXeonなら、多少がんばったところで
Opteron優勢は簡単に覆らないから。


209 :Socket774:04/04/05 23:25 ID:Le2T0/Dm
>>207
> ベストは今win 64 for amd64が出ていた場合。
まず当分の間は出ないから、そのシナリオは考えなくていい。
マイクロソフトは、IntelのXeonが64ビットになって ある程度普及するまで 待つと思う。

210 :Socket774:04/04/06 00:31 ID:p8ZuXF2J
>>209
普及するといいな・・・。
http://www.theinquirer.net/?article=15149

211 :Socket774:04/04/06 00:34 ID:Oqoh9YFl
2006,7年頃の65nmが分岐点じゃないかな。
コンシューマーは、モバイルとデスクトップのコアを再び統合するようだし。
確かにコア統一した方が資源を一元化でき効率的だしね。
開発費の負担が減るし、迅速に対応出来る。
それぞれに最適化するために莫大な費用もかかるし。
IA-64の場合、環境整備までしなきゃいけないし、ホント無駄金だな。
CMT+SMTのTukwilaでどの程度化けるかにかかってそう。

212 :Socket774:04/04/06 01:00 ID:mZ/E8JF8
>>210
その記事が本当だとして、
amd64がどの程度AMDに追い風になるかだな。
当然IntelがIA-32eを重視してるならJayhawkで改善するだろうから、
Nocona世代でどれだけ食い込めるかが肝だな。
周辺の64bitの対応状況にもよるだろうが。

213 :Socket774:04/04/06 05:12 ID:fqCng6Xn
カトラー(・∀・)イイ!!
Intelもカトラーのような天才カリスマアーキテクトを
大金積んでどこからか打っこ抜くべきだね。

214 :Socket774:04/04/07 01:52 ID:eREd/ch9
Madison 9MコアのItanium、今年のQ3から来年のQ1に延期
http://www.theinquirer.net/?article=15177

215 :Socket774:04/04/07 02:49 ID:scckhH7Y
>>184
今見たら、また2万円上がってた(w

216 :Socket774:04/04/07 03:32 ID:N5nJfMpF
10万円台でずっと流しておけば、誰かがつれるよ。多分。

217 :Socket774:04/04/07 04:51 ID:XjRvGX8C
>>214
Xeonのカスタマイズ優先して、Itanium遅らせるとは
マジでItaniumプロジェクト縮小の表れかね。
Itanium終了は時間の問題なのか・・・?

218 :Socket774:04/04/07 05:15 ID:Q67tFeI/
すごく厨な疑問でスマソ。
Pentium4などのμオペレーションを命令セットとして定義し、コンパイラが
直接μOPSのコードを吐いても性能はx86という中間命令セット経由より向上
しないのかな。
スレ違いか・・・


219 :Socket774:04/04/07 08:33 ID:kpCvlNZ0
>>215
しばらく高い値段をつけておいてから、最初の値段に戻すと
割安感が出て売れるとでも考えているのでしょう。

220 :Socket774:04/04/07 09:08 ID:Mq7OULVD
>>218
俺も素人だが、素人考えだと
命令デコーダーは大幅に縮小するから無駄に肥大したトランジスタをかなり削減できるし(消費電力減)
デコード処理にかかるオーバーへッドも削減できて(゚д゚)ウマー
更にパイプラインの並列実行に徹底的に最適化したコンパイルすれば
Pen4の超巨大スケジューラも大幅縮小できて(消費電力減)更に(゚д゚)ウマー
でデコード段とスケジューリングの分パイプラインがかなり短くなって性能上は確実に上がるはず。

そして更に、コンパイラで同時実行可能な命令にフラグ付けて
吐くようにすれば・・・スケジューラすら不要って、そこまでいくとItanium2かw

221 :Socket774:04/04/07 09:17 ID:R6jUVfvu
>μオペレーションを命令セットとして定義し

まあそれはRISCだから効率はいいわな。
ここは更に効率がいいはずのVLIWなスレだけど。

222 :Socket774:04/04/07 10:12 ID:UDev2dq9
μOPsはブラックボックスにしておいて、色々いじりたいんだろう。
PentiumPROとプレス子のだって互換性がないかも。

223 :Socket774:04/04/07 12:32 ID:scckhH7Y
>>219
よく見たらCPUが交換されて900MHz(L3 1.5MB) > 1.4GHz(L3 4MB)になってるね。
CPUはES品みたいだけど。

1.4GHz(L3 4MB)って速いのかな。ちょっと欲しくなってきた。

224 :Socket774:04/04/07 13:38 ID:Q67tFeI/
こんなニュースが。
これがIA64にとって吉と出るか凶と出るかは判断の分かれるところ?

http://www.itmedia.co.jp/news/articles/0404/07/news017.html

225 :Socket774:04/04/07 14:07 ID:Di+NR9jG
>>218 >>220
>命令デコーダーは大幅に縮小するから無駄に肥大したトランジスタをかなり削減できるし(消費電力減)
この図 http://www.chip-architect.net/news/Prescott_Die_Text.jpg を見ると
全体の10%くらいでしょうかね。10%を"かなり"と言えば言えますが。

>デコード処理にかかるオーバーへッドも削減できて(゚д゚)ウマー
デコードオーバーヘッドが性能に効くのは、分岐予測がはずれてかつトレースキャッシュも
ミスした場合だけでしょうから、分岐命令全体の1%以下でしょう。デコードオーバヘッドは
8サイクル位だとしても、全体から見ればオーバーヘッドは2〜3%でしょうから、
改善分はこれだけです。

>更にパイプラインの並列実行に徹底的に最適化したコンパイルすれば
>Pen4の超巨大スケジューラも大幅縮小できて(消費電力減)更に(゚д゚)ウマー
現状でもPentium4用コンパイラは、トレースキャッシュがヒットすることを前提に
μOPレベルで最適化したスケジューリングをしていると思います。従って、μOP
レベルをコンパイラが出力したとしても、現状からの改善はないでしょう。

>でデコード段とスケジューリングの分パイプラインがかなり短くなって性能上は確実に上がるはず。
デコードステージはPentium4の場合トレースキャッシュの前にありますから、
上に述べたように性能に寄与するのは、(分岐予測はずれ)and(トレースキャッシュミス)の
場合だけなので、ここのパイプライン短縮はそれほど性能に寄与しないでしょう。
スケジューリングのパイプラインを減らすということは、動的スケジューリング
できるμOP数を減らす、ということですから、性能が落ちるだけでしょう。

>そして更に、コンパイラで同時実行可能な命令にフラグ付けて
>吐くようにすれば・・・スケジューラすら不要って、そこまでいくとItanium2かw
IPFはTukwilaから動的スケジュールをサポートするらしいので、性能を出すには
動的スケジュールがあった方が良いのでしょう。(なんとかスレ違いを回避)


結局,μOPを直接コンパイラが出力しても、上記のようにメリットは少なくて、
世代毎にアプリの再コンパイルが必要、というデメリットの方が大きい、という
結論だと思います。

226 :Socket774:04/04/07 14:08 ID:Di+NR9jG
>>224
そして、IA-64に逝ってしまった人のためにIA-64ELがXeonでサポートされる...

227 :Socket774:04/04/07 16:35 ID:bo7oFEO2
ソケットレベルで相互交換か。
取りあえず、相互互換によって顧客もベンダーもIntelも
負担減でメリット受けるわけだからまあ良いんじゃないか。
つーか、IBMとか似たようなシステム作ってなかったか?
メモコンをノースブリッジから切り離して3チップ構成にするとかいう話が
あったが、多分そのためなんだろうな。
やっぱり、Intel、AMD64ショックで互換性の重要性を再認識させられたんだな、きっとw
その頃にはコンシューマーもモバイルとデスクトップのコアを再び統合するようだし。
XeonもMeromベースになり、クロック重視から、
より洗練された並列アーキテクチャーになるわけなんだよね。、
なんか感慨深い・・・
そう言えば、Xeonにもモデルナンバー導入されるのかな?
CMT+SMTのMeromベースになれば当然クロック低くなるだろうし。

228 :Socket774:04/04/07 16:57 ID:VSMb8oF0
XeonとItaniumでCPUのすげ替え互換・・・

ItaniumとPA-RISCの互換性は、どうなってしまうの?
XeonとItaniumではBIOSとEFIの違いはどうなるの?

229 :Socket774:04/04/07 20:38 ID:Di+NR9jG
>>228
>ItaniumとPA-RISCの互換性は、どうなってしまうの?
ハードの互換は『Itaniumは3世代はバス仕様を変更しない』というのが公約らしいから
4世代目のTukwilaでは満たさなくても良いのでは。
だいたい現状でSuperdomeでPA-8x00からItaniumに差し替えるのってできるの?
できたとしても、本当にそれをやる人はいるの?
ユーザにとって重要なのはソフトの互換性の方でしょうし。

>XeonとItaniumではBIOSとEFIの違いはどうなるの?
BIOSのROMもCPUと同時に差し替えればOKでしょう。

230 :Socket774:04/04/08 00:02 ID:Uyn86Ncq
Itaniumが動的スケジューリングをサポートすると
IA-32エミュの実行性能も改善されるのかな?

231 :228:04/04/08 00:06 ID:1srUOAw4
hpはPA-RISCとItaniumで同じzx1チップセットを使っているらしいです。
CPUを差し替えて使うユーザはなくても、チップセットが共通というのは、
開発費を抑えられていいのではないでしょうか。

232 :Socket774:04/04/08 00:36 ID:Uyn86Ncq
PA-RISCってどのみち終了するのでは。

Windows 64-bit Edition now not likely before Q4
http://www.theinquirer.net/?article=15220
また遅れるみたいだね。
一体、いつ発売されるのかな・・・

233 :Socket774:04/04/08 01:57 ID:zLq9DKOp
>>227
MeromベースのXeon凄く(・∀・)イイ!!
Meromタン(*´Д`)ハァハァ

234 :Socket774:04/04/08 03:30 ID:ACgCKhCr
またなんか変なのが出て来たぞ。
http://www.theinquirer.net/?article=15223
>Montvale could be Intel's codename for the merger of IA-64
>and its not-yet-released iAMD64 processors.
これは『IA-64とIA-32eの統合』というIntelの究極のシナリオのような...

Montvaleっていうのはニュージャージーにある町だね。
http://local.yahoo.com/?location_city=Montvale&location_state=NJ

Intelはニュージャージーで、Network関係の開発をやっているらしい。
http://www.intel.com/jobs/usa/sites/Parsippany/
part of the Networking and Communications Groupと書いてある。


可能性@ 秘密プロジェクトなので従来のオレゴンやマサチューセッツとは全然違う場所で開発を始めた。
可能性A Montvaleプロジェクトのキーマンがニュージャージーから来た人だった。

235 :MACオタ>218 さん:04/04/08 05:32 ID:fzVMiayr
>>218
初期のRISCどころじゃないコードエクスパンションで滅茶苦茶なことになる筈す。

236 :Socket774:04/04/08 07:38 ID:upan1152
>>235
どうして?

237 :Socket774:04/04/09 16:06 ID:5CSBG7tk
http://japan.cnet.com/news/tech/story/0,2000047674,20065377,00.htm
>インテルでは2005年リリースに向けて、デュアルコアベースの次世代Itanium 2
>(開発コード名:Montecito)とそのチップセット群Bayshoreの準備を進めている。
>Montecito+Bayshoreでは、24Mバイトのキャッシュと
>キャッシュの信頼性を向上するPellston、
>CPUパフォーマンスの最適化を行うFoxtonと呼ばれる技術を搭載して登場する。

>NECは、世界でも初となるItanium 2搭載ブレードサーバの試作機をデモしている。
>同ブレードサーバは、Itanium 2を2基搭載したブレードを9つ収容することができる。
>シャーシのサイズは10Uで、デモ機ではRed Hat Linuxがインストールされていた。

238 :Socket774:04/04/09 16:13 ID:axifosSu
http://www.itmedia.co.jp/news/articles/0404/09/news011.html
>4月13日に発表予定の新Itanium 2は、昨年9月に登場した1.4GHzの
>デュアルプロセッササーバ向けMadisonのアップグレード版となる。
>キャッシュを3Mバイトに増やした1.4GHz版と、3Mバイトキャッシュの1.6GHz版が登場。

1.7GHzの前に1.6GHzですか。 きざんで来ますね。

239 :Socket774:04/04/10 00:32 ID:e6JsVuIA
Pen4が3.0/3.2/3.4GHzなので同じでは (ちょうど半分)

IntelのCPUは ItaniumもPenriumもでかいオンチップキャッシュに頼るところが
大きいので小刻みなクロックアップでも性能が上がって行き易いでしょう
(性能のクロックリニアリティが高い)

240 :Socket774:04/04/10 00:33 ID:e6JsVuIA
<訂正> Penrium → Pentium

241 :Socket774:04/04/10 03:47 ID:QLI5U3Lq
http://pc.watch.impress.co.jp/docs/2004/0409/ubiq56.htm
>UPのクライアントPCではすでにポイントツーポイントと同じような状況ですから、
>シリアルバスに変更しても大きな性能向上を期待するのは難しいでしょう。
>DPやMPのサーバー/ワークステーションでは、確かにメリットがあるのではないでしょうか
コンシューマーは、このままパラレルバスで
サーバーはシリアルバスに変わるのかな?

242 :Socket774:04/04/10 14:03 ID:4tz9IcuO
>>237のブレードって10Uで9枚しか突っ込めないのか…。
1Uサーバ10台と比べると何が嬉しいのやら…

243 :Socket774:04/04/10 14:05 ID:1sB8ai7g
>>242
ケーブルが減らせるかと。

244 :MACオタ>236 さん:04/04/10 21:06 ID:LH7TE3Qv
>>236
非常に初期のRISCわ、CISCと比較して"コードエクスパンション"と呼ばれる命令コードの肥大化が問題に
されていたす。現代のRISC命令セットわ複雑命令の取込や引数を直接命令に埋め込むフォーマットの採用
等で、ほとんどこの問題わ無くなっているすけど、プロセッサ内部のみで使用されることが前提になっている
uOPsわ、初期RISCと全く同じ状況にあるす。
これに加えて、uOpsのサイズわ典型的なRISC命令の32-bitよりもずっと大きいと目されているすから、コード
エクスパンションの問題わ、更に大きいと考えられるす。

245 :Socket774:04/04/10 23:38 ID:PTppYA+Q
>>185

2Chラーの手にかかったら

板ごとに

 「先頭のマークのアイタタニウムってなんだ」スレ とかが
自然発生して逆効果でイソテノレが痛い目にあうに1000アイテテニウム

246 :+++:04/04/11 00:58 ID:yJawB1yN
うわ、206でまるで間違った事書いちゃったよ。
Sun、UltraSPARC VとGeminiの投入計画中止
http://www.itmedia.co.jp/news/articles/0404/10/news007.html
って大丈夫かいなSUNは。
>Rockが登場の暁にはシングルスレッドとマルチスレッドの両方のアプリケーション用に
>最上級の性能を備えたサーバプロセッサになる見通しだ。
って書いてるけど、・・Rockってほとんど見えてこないし。

247 :Socket774:04/04/11 01:31 ID:fVgc/GbF
>>242
静かになって寿命が延びるかも。

買った時から轟音で一年以内にファンが飛ぶような1Uなら要らない。

248 :Socket774:04/04/11 13:55 ID:sctctb2E
>>244
Pen4はuOpsを何らかの静的なデータとしてトレースキャッシュに格納してるわけですよね?
だとしたら、コードサイズ云々ってのは関係ないような気がするんですが。
初期のRISCのコードサイズ拡大っていう話の実状はよく分りませんが、符号理論的に
きっちり設計すれば、それ程問題にならない気がします。素人考えですが。

>uOpsのサイズわ典型的なRISC命令の32-bitよりもずっと大きいと目されているすから
これはどうしてなんでしょう。

249 :Socket774:04/04/11 16:33 ID:hKXK/7U3
>>248
コードサイズが大きくなればトレースキャッシュの容量を圧迫する
もしくは必要なトレースキャッシュが増大すれば
それだけ高速で動作するキャッシュが作れないために
プレスコットのようにレイテンシ増大、性能低下につながる


250 :Socket774:04/04/11 17:35 ID:rmeFYrn6
プレスコの一次キャッシュの容量を絞っておく意味あるんだろうか。
もう、レイテンシ増やしたんだから少量にしておく理由は無いと思うんだけど。
逆に他のCPUと同レベルまで容量増やした方が性能あがると思うのだが。

251 :MACオタ>248 さん:04/04/11 20:20 ID:TWriP/gG
>>248
ダイ写真等からNorthwoodのトレースキャッシュのサイズわ64-80KBと目されているす。これで12K uOPsと
いうことわ、命令あたり5-6 byteとなり、通常4-byteのRISC命令より明らかに大きいす。

252 :Socket774:04/04/11 21:33 ID:b01vb6vu
>>251
インテルによるとPentium4のトレースキャッシュラインには6個のuOPsをパックできるようですね。
ttp://developer.intel.com/technology/itj/2004/volume08issue01/art01_microarchitecture/p03_netburst.htm
"It packs the uops into groups of up to six uops per trace cache line and these lines are combined to form traces."

Pentium4のトレースキャッシュラインがこれ↓の9枚目のような構造をしているとしたら、
ttp://white.csys.ce.hiroshima-cu.ac.jp/~kitamura/public/architecture_2003_10.pdf
1uOP = 4Byteとすると、1トレースキャッシュライン = 4Byte×9 = 36Byte
これが2Kラインで 36B×2K = 72KB でピッタリですね。

253 :Socket774:04/04/11 21:50 ID:6ETH6/WV
たいていのアプリでは、命令フェッチ性能が性能のボトルネックになったりしないから、
命令コード領域が1.5倍になったくらいでは、L2/L3キャッシュのヒット率やメモリの
Bandwidthに大きなストレスを与えないでしょう。
RISCのコードエクスパンションが問題になったのは、まだキャッシュやメモリBWが
小さい時代で、今の時代ならコード領域の1.5倍化くらい大した問題ではないでしょう。
IA-64はこういう仮定で、コードの増大を恐れずにああいう命令セットになっているの
だと思います。

254 :Socket774:04/04/11 21:58 ID:6ETH6/WV
>>252のLINKはこっち。
http://www.arch.ce.hiroshima-cu.ac.jp/~kitamura/public/architecture_2003_10.pdf
(大学の講義録に2ちゃんからリファーがあっても問題ないはずなので直リン)

255 :Socket774:04/04/11 23:20 ID:jiMsCFFe
>>253
>たいていのアプリでは、命令フェッチ性能が性能のボトルネックになったりしないから、

その根拠は?
Intelは投機スレッドで命令フェッチ性能の改善をはかろうとしているわけだし。
ボトルネックじゃないなら投機スレッドはやる意味がない。
ますます消費電力が増えるだけだし。


256 :Socket774:04/04/11 23:28 ID:6ETH6/WV
ごめんなさい、言い方が正確でなかった。
命令フェッチ"Bandwidth"がネックでない、と言うべきだった。
おっしゃるように命令フェッチ"Latency"は性能低下の大きな要因になっていると思います。
投機スレッド実行なんかも、命令フェッチ"Bandwidth"には余裕があるので、本当は実行
いないかもしれないスレッドも実行してしまって、ちょっとでも性能を上げようとする案
でしょう。

投機スレッド実行は、最近の消費電力ネックがきついので、
本当に効果があるかどうかは???ですけど。

257 :Socket774:04/04/11 23:41 ID:X/ID5F5f
ItaniumのXeon互換で、IA32ELがIA32eにも対応して(VLIWだし)、
LonghornでItaniumが使えるように!と妄想していたんですが、どうか。

258 :Socket774:04/04/12 00:29 ID:cONtIiZR
>>257
ttp://pc.watch.impress.co.jp/docs/2004/0305/kaigai070.htm

IA-32バイナリのlonghornをItaniumで実行しても何の意味もないけど。

259 :Socket774:04/04/12 01:04 ID:D3Wsqgyc
>>256
命令フェッチがボトルネックになる限り
コードエクスパンション問題はつきまとうわけで
>>253自体が意味なしになってしまうわけだけれど?


260 :T.A.:04/04/12 02:22 ID:yyLotoBr
>>250
NetBurstのトレースキャッシュは
「トレースキャッシュにヒットする限り、(実行速度が遅い)デコードステージ
の処理を省ける。」
のが最大の利点だと思うので、
デコードステージのレイテンシ=トレースキャッシュのレイテンシ
になってしまうと、トレースキャッシュの存在意義自体が消滅してしまうと思うのですが・・・
(デコードステージが遅いと言っても、CPUコア内部での話だからそんなに極端には
遅くないはず。)



261 :Socket774:04/04/12 02:27 ID:VhyDQ9C4
>>250
            L1    L2
Athlon 64    3cycles1 12cycles
Northwood   2cycles1 18cycles
Prescott     4cycles  29cycles

L1 8KB→16KB増量しただけでこの有様だぞ。
これ以上増やしたら(ry
exclusiveでもないのに何故これ程ヘタレなのか・・・
ネットバーストなんて(・_・ )ノ" ゜ ポイッ

262 :Socket774:04/04/12 03:22 ID:+nJwyQ/X
>>261
プレスコのレイテンシが増えてるのは増量が原因よりもターゲットクロックが高い方が大きいだろう

263 :Socket774:04/04/12 03:41 ID:YYOuMhpj
>>260
L1命令キャッシュのヒット率とトレースキャッシュのヒット率が等しいという前提では、

 L1命令キャッシュのレイテンシ + デコードのレイテンシ > トレースキャッシュのレイテンシ

であれば、トレースキャッシュの意義はあると思う。

264 :253,256:04/04/12 03:49 ID:YYOuMhpj
>>259
『命令フェッチ"Bandwidth"はネックではない』という主張なのです。
つまり、分岐予測ミスなどで分岐ターゲット命令を取って来るのを待っている時間は
総合性能の低下に寄与しているので、命令フェッチ"Latency"ネックだと言っています。
一方、命令フェッチをたくさん発行しても、L2以下のBandwidthは余裕がある(というか
データアクセス側のBandwidthが支配的)なので、命令フェッチ"Bandwidth"はネックでは
ない、という考えです。
ここで、命令コードがx86→μOPに変わったとしても、増えるのは命令フェッチ"Bandwidth"
なので、性能はあまり低下しないだろう、という予想です。

265 :Socket774:04/04/12 03:53 ID:YYOuMhpj
>>257
IA32ELって、OSレベルまで全部エミュレーションするのですか?
ユーザレベルの命令だけだと思ってました。詳細情報ってどっかにありますか?

266 :MACオタ>252 さん:04/04/12 05:25 ID:k8rC3WYt
>>252-254
面白い資料感謝するす。確かに4-byte命令だと考えた方が筋が通るすね。
trace cacheのラインあたり2分岐というのわ、IBMのVLIWであるDAISYとよく似た切り分けというのも
興味深いす。
http://www.research.ibm.com/daisy/manual-big.html



267 :MACオタ>265 さん:04/04/12 05:31 ID:k8rC3WYt
>>265
IA-32ELに最も近いのわ、AppleがPowerMac導入時に行った68kエミュレーションだと思うす。
それほど詳細とも思わないすけど、この記事が判りやすいかと。。。
http://www.realworldtech.com/page.cfm?ArticleID=RWT122803224105

268 :Socket774:04/04/12 05:50 ID:DY1JDsnA
>>218氏の疑問(というか誰しも思う疑問だろうけど)に対して
コードエクスパンションは関係ないと見ていいのかな。もちろん
uOpsの命令セットがどういうものなのかは分らない以上、断定は出来ないけど。

他になにか理由はあるのかな?transmetaが自社のプロセッサ向けに
ネイティブにコンパイルしたら、CMS上で実行したx86より遅くなったとか
前に言ってたけど、あれってどうなのかね。どうも信じられないんだけど。
コンパイラが不味いのか、単なる宣伝かどちらかじゃないかと思ってるけど。

269 :MACオタ>268 さん:04/04/12 06:07 ID:k8rC3WYt
>>268
CMSを解析したヒトがいるすけど、そもそもCrusoe自体が命令MMUを持たないために、普通のコードを実行
することが不可能だという話す。
http://www.realworldtech.com/page.cfm?ArticleID=RWT010204000000
http://www.realworldtech.com/page.cfm?ArticleID=RWT012704012616

270 :Socket774:04/04/12 06:08 ID:DY1JDsnA
まあ大体のところは>>225で説明されてる通り、
x86のデコード処理ってのは大したロスではない以上、
x86のインターフェイスを捨てる理由もないということなのかね。

271 :Socket774:04/04/12 06:24 ID:DY1JDsnA
>>269
おもしろそうなドキュメントサンクスコ。
今度時間のあるときに読んでみます。
しかしia32のインタフェイスってのは
偉大な資産なんだなと思い知らされるね。

272 :Socket774:04/04/12 08:31 ID:ui68TrXB
>>264
コードが増大すればキャッシュのヒット率が下がる。
だから性能が低下する。
という要因は無視ですか?


273 :Socket774:04/04/12 13:31 ID:YYOuMhpj
>>272
今の場合、x86命令であってもL1命令キャッシュはトレースキャッシュなのでコンパイラが
直接μOPを生成した場合と内容は変わりません。従って、ヒット率は同じです。

問題はL2/L3キャッシュですが、命令フェッチのミス率は非常に低いです。
IBMのサーバでTPC-Cを走らせた場合の解析をしている例がありました。
http://domino.watson.ibm.com/acas/w3www_acas.nsf/images/projects_02.03/$FILE/teller.pdf
このFigure2(Page7)にL3キャッシュにヒットした場合(L3キャッシュまでアクセスが行っている
ということはL2キャッシュをミスしているということ)のリクエスト元の内訳が出ています。
これを見ると、多いのはdata,bss,heap(0.42%),buffer pool(0.26%)あたりで、text(これが
コードを示す)は0.02%位です。またFigure4にはメモリの場合(L3キャッシュもミスした場合)が
出ていますが、textはグラフ上は0%(0.01%以下)になっています。

元々、こんなにミス率が小さいですから、コードサイズが2倍になったとしても、総合性能に
対する影響は少ないという考えです。

274 :Socket774:04/04/12 13:39 ID:YYOuMhpj
補足しておくと、上記の性能解析はPOWER4でやっているので、L2キャッシュは1.44MBです。
2コアで1.44MBですから、サイズ的にはNorthwoodとPrescottの中間くらいに相当すると思います。

275 :Socket774:04/04/12 14:55 ID:Dsyr1NMB
要するに、藻前らが言いたいのは、あれだろ、
所詮、クロック虚栄主義の熱闘バーストなんて、
百害あってエンコだけ、とw
人間で言うと猪突猛進の筋肉バカみたいなw

さらに64bit性能もクロック虚栄主義の弊害による
煽りをもろに受け惨憺たる結果w
Rapid Execution Engineなんて巫山戯た方式取ってるからこうなる。
64bitが2cyclesになり性能がた落ちで既に64bitで敗戦決定w
Opteronにさらなる差を広げられIntelが沈没するのは時間の問題。

つまるところ、糞CPUなんか今すぐ灰燼にして
MeromXeonさっさと出せってこった。

276 :Socket774:04/04/12 15:18 ID:W81Racab
>>265
IA32ELは、CPUのドライバとしてインストールします。(だったような)

Itaniumのx86互換ハードが処理している部分を置き換えるだけです。
これによって、Windows等のOSの内部構造が変ることはないと思います。


277 :Socket774:04/04/12 22:05 ID:138LulD2
>>223
今なら16万で(w

278 :Socket774:04/04/12 22:28 ID:hI7uF7pn
どこまでねあがった時点で買い手がつくのか見ものですね。

279 :Socket774:04/04/13 00:02 ID:BF3Enbo6
話の流れも読めずにいかにもアムド厨まるだしのヒトもいますね。(ワラ
ていうか、スレ違いの話題が続きすぎ。まあどうでもいいけど。

280 :Socket774:04/04/13 00:33 ID:e5KceIAN
Itanium2の話題だけだとスレがさびしいから、スレ違いとは言え>>218みたいな問題提起も歓迎する。
このスレはこの板でもっとも技術論のできるスレなんだから(厨なレスがあってもあっさりスルーされているし)。
英語の記事とか論文とかリンクされるので、俺レベルだとついていくのが大変なのだが勉強になる。

281 :Socket774:04/04/13 01:04 ID:XqeJYaam
>>275
倍数動作は整数演算だけじゃなかったっけ?
浮動小数点演算は影響ないのかな?

282 :Socket774:04/04/13 05:01 ID:PiMST3To
HP readies Proliants for AMD, Intel 64-bit tech
http://www.theinquirer.net/?article=15286
>As we revealed last week, HP is saying that the Opteron,
>in the shape of the 4P DL575 gives performance up to 40% over a 3GHz Xeon system.
>And for memory intensive applications, Opterons can yield a similar figure.

283 :Socket774:04/04/13 17:12 ID:JB0GRjCX
インテル、L3キャッシュ3MB搭載のItanium 2
http://pc.watch.impress.co.jp/docs/2004/0413/intel.htm

284 :Socket774:04/04/14 02:14 ID:/Z8lxLC5
>>283
L3 3M が、どうしたって?

□関連記事
【2003年9月9日】インテル、Deerfieldこと低電圧版Itanium 2 1GHzを発表
〜L3キャッシュ1.5MBのItanium 2 1.40GHzも
↑こいつの 3M 版でしょ?

http://pc.watch.impress.co.jp/docs/2003/0909/intel.htm
【2003年7月1日】インテル、6MBのL3キャッシュを搭載した新Itanium 2発表
〜2004年には9MBキャッシュモデルが登場
http://pc.watch.impress.co.jp/docs/2003/0701/intel.htm


285 :Socket774:04/04/14 02:22 ID:/Z8lxLC5
逆に言うと、
【2003年7月1日】インテル、6MBのL3キャッシュを搭載した新Itanium 2発表
〜2004年には9MBキャッシュモデルが登場
http://pc.watch.impress.co.jp/docs/2003/0701/intel.htm
↑こいつの出来損ない版でしょ?

286 :Socket774:04/04/14 02:42 ID:bGjMV9VO
どうでもいいが、>>283はItanium2低価格版。
従来からの変更点は
1.40 GHz→1.60GHz
L3 1.5MBz→3MB

287 :Socket774:04/04/14 03:21 ID:1iKopn7g
従来の1.5GHz/6MB版に較べて、クロックが6.7%upでL3キャッシュ容量が半分なんて、
微妙な位置づけのバリエーションが出てきたな。HPC系はキャッシュよりクロック
優先だから1.6GHz/3MB版の方が良いだろうが、コマーシャル系用途だと従来の
1.5GHz/6MBとどっちが高性能かわからないな。
マーケッティングの混乱を防ぐには、1.6GHz/6MB版を出せればいいのだろうが、
わずか6.7%のクロックアップのためにサーバベンダーがわざわざ評価をし直すのが
大変で、それでは採用してもらえないのだろう。
それとも新しい1.6GHz/3MB版はDP(2way)、従来の1.5GHz/6MB版はMP(4way)までで、
違うカテゴリの製品だから問題ないのか?

Itanium2のマーケッティングが迷走しているように感じるのは考え過ぎか?

288 :Socket774:04/04/14 03:39 ID:bGjMV9VO
つかね、Xeonと同じ。
XeonMPとXeonDPの違い。

289 :Socket774:04/04/14 04:07 ID:PsYFGoCt
そういうことか、XeonDPが3.2GHz/2MBで、XeonMPが3GHz/4MBだな。
DPとMPで性能差が出ないようにする、という戦略か。

290 :Socket774:04/04/14 13:05 ID:eIuNXCCa
SandraのIA-64版、有償なので使えない_| ̄|○
32ビット版でも、IA-64の判定されるけど、メモリバンド幅とか悲惨な結果が出るし・・・

291 :Socket774:04/04/15 12:26 ID:MyZlRLqg
>>279
おまえMACオタだろ。

>まあどうでもいいけど。
まあどうでもいいすけど。の間違いじゃねえのか?p

死ね。おまえみたいなアホは神戸のDQN大のイスにすら
座る価値ねええよ。(w

292 :Socket774:04/04/15 16:14 ID:UFslDu+L
>>291
違うよaho。

293 :Socket774:04/04/15 19:30 ID:/8/VY+dL
AMDユーザーの天敵、MACオタを追跡し、
ボロが出たらここに書きこめ。

【MACオタ】MACイタのオカシな仲間達【コリン】
http://tmp2.2ch.net/test/read.cgi/tubo/1076453506/

294 :Socket774:04/04/16 01:20 ID:iXsRhqUj
>>224
これって、結局 Itanium 辞める布石でしょ?

295 :Socket774:04/04/16 20:30 ID:6WLGD9pt
自作初心者からするとこのスレは違う国の言葉に支配されてるようだ

ワケワカンネーヨ

296 :Socket774:04/04/16 22:52 ID:IW37V6eF
>>295
このスレは「自作」というよりは「Itanium2をネタにコンピュータアーキテクチャを語る」スレだから
初心者はわからなくてしょうがないネ

http://www.arch.ce.hiroshima-cu.ac.jp/~kitamura/public/architecture_2003.htm
↑こういうのを見て勉強するが吉  課題もこのスレに提出すれば誰かが講評してくれると思われ

297 :Socket774:04/04/17 17:54 ID:LfeMEhSX
Intel Powers Next Generation Itanium 2 Chips
Madison 9M Gets 667MHz PSB, But Delayed
http://www.xbitlabs.com/news/cpu/display/20040416153303.html

298 :Socket774:04/04/17 20:33 ID:pYaNYeVO
>>297
Madison 9Mで667MHz BUSがサポートされるって本当かな?
Potomac(PrescottコアベースのXeon)なら90nmテクノロジだから高速化できるのは
わかるけど、Madison 9Mは現状のMadison 6Mと同じ130nmテクノロジだから周波数が
上がる理由が無いような気がする。
Xeonと同じように、MPは400MHz、DPは533MHzならありそうだけど。
BUS周波数が上がるのは90nmテクノロジになるMontecitoからじゃないかな。

299 :MACオタ>298 さん:04/04/17 21:03 ID:/gyLn8or
>>298
チップセットがプロセッサより旧世代のプロセスで製造されているのを見れば判るように、FSBを高速化するのに
90nmプロセスわ必要ないす。

300 :Socket774:04/04/17 22:20 ID:iTaP4GJz
>>299 MACオタ
あんたは紙の上でしかコンピュータを知らないね。
オシロスコープで波形とか見たことないだろ。アイパターンとか知ってるか?
IO転送系の設計をやったことがあればそんなことは言わないよ。
単純に各出力セルがドライブすべき負荷容量を考えたって、CPUのPINの入力容量をα,ノースブリッジの
PINの入力容量をβとすれば、4α+βだから、テクノロジが進んでαが減ることは価値がある。
またテクノロジが進めばデータジッターやクロックスキューも減るから、IO転送系のマージンは増えるよ。
もちろん、内部回路みたいに世代毎に1.4倍みたいに画期的には改善されないけどね。

301 :MACオタ>300 さん:04/04/17 22:42 ID:/gyLn8or
>>300
  ----------------------------
  CPUのPINの入力容量をα,ノースブリッジのPINの入力容量をβ
  ----------------------------
ご高説わ結構すけど、プロセスが縮小するほどドライブできる電流が小さくなるんで皆苦労しているす。
チップ内部の場合は接続されるゲートの容量も同時に小さくなるのでキャンセルされるすけど、外部I/Oじゃ
そうわいかないす。。。

302 :Socket774:04/04/18 00:46 ID:4NQPP0kT
マルチドロップバスの問題点はドライバの駆動電流なんかじゃないよ
問題は途中にある負荷容量によるインピーダンス不整合で反射が発生することだから
>>300さんの言うとおりPINの入力容量は大きな影響があるよ
だいたいテクノロジの進歩がしても同じWサイズだったらIdsは増える方向だからね

303 :Socket774:04/04/18 22:13 ID:yBe9g/QG
>>296
このスレはあくまでもItaniumマシンの個人使用〜自作を考えるスレだ。
いままでもその方向でネタが進んできたのだ。
アーキティクチャの議論はスレ違いだ。変な方向にスレを誘導しないで欲しいな。

304 :Socket774:04/04/19 02:27 ID:ar+ZBRK8
Itanium自体、自作板向きじゃないような。

305 :Socket774:04/04/19 15:48 ID:v4nU/ia+
まれに秋葉原でItanium売ってるよ。無保証のジャンクだけど。

#このスレの人は、Itaniumの綴り間違えないけど、他スレいくと、ほとんどまともに綴られてない_| ̄|○

306 :Socket774:04/04/19 22:50 ID:LIoPYwp6
あえてItaniumを選ぶ理由が少なくなっている。
自分でプログラムを書く香具師で4GB以上のフラットなメモリが必要な場合
(技術計算とかデータベースとかCADとか)が一番ニーズがあったんだろうが
Opteronが出てきて、さらにIntelも同じアーキテクチャをサポートすることに
なったので、わざわざ高価で対応アプリの少ないItaniumを選ぶ必要がなくなった。
エンタープライズサーバみたいのは違うのだろうが、いわゆるワークステーション
レベルなら、Opteron/Xeon64で充分だと思う。
Intelの言うように、XeonとItaniumの値段がほぼ同じになって、Itaniumの方が
性能が2倍とかになれば、また話は違うのだろうが...

307 :Socket774:04/04/20 22:42 ID:2jpuOt9K
もうHPC分野しかないんだろうけど、最近はHPCでもアプリがないと話にならないし。

308 :さっきゅん●:04/04/21 11:27 ID:jnJgfs7K
板にうむほしかったけど高くて手が出なくてamd64に出来心で浮気したら
満足しちゃった。ありがとう板にうむ

309 :Socket774:04/04/21 19:57 ID:h3Qf5hIn
IPv4で通信速度6.25Gbpsの新記録 - Internet2の転送速度コンテスト
http://pcweb.mycom.co.jp/news/2004/04/21/012.html
>エンドシステムはWindows Server 2003搭載の4U Intel Quad Itanium2 SR870BN4サーバ、
>S2io 10GE NICとIntel 10GE LR NICだった。

310 :Socket774:04/04/22 06:28 ID:3mfcYuq1
Itanium 2 "Madison 9M" Still On-Track
http://www.xbitlabs.com/news/cpu/display/20040421112724.html

311 :Socket774:04/04/22 14:22 ID:vRTXZfmt
離陸すれば、
Windowsのような合法的独占状態が可能だから、
可能性があるかぎりは止められないだろうなあ。

312 :Socket774:04/04/23 23:58 ID:68Q5QG+5
XeonとItaniumのプラットフォーム統合するそうだが、
その場合、メモリコントローラはどこに実装されてることが
一番都合が良いのかな?
今まで道理Northbridge、分離して3chip、CPUに統合、その他。

313 :Socket774:04/04/24 00:14 ID:u//Peh5H
>>312
NBとMCTはそれぞれ個別にCPUにつながるようになる
ってseptorかどっかにニュース貼ってあったと思う

314 :Socket774:04/04/24 02:19 ID:+fw1pIR6
性能を考えればCPU、開発/生産を考えれば3chipだから、
Opteronの追い上げがきつければCPU、Opteronが意外と伸びなければ3chip、というのは読み過ぎ?

315 :Socket774:04/04/24 05:39 ID:KNviIPEc
Alphaアーキテクト達の斬新なバス設計に期待

316 :Socket774:04/04/24 06:57 ID:Az09ogfC
Opteronがそもそも21364をパクってるからな。
「211364の改良版だ」と言っても厨房からはOpteronの二番煎じみたいに見られちゃう。
次のブレークスルーがあるといいね。

317 :訂正:04/04/24 06:59 ID:Az09ogfC
あれ1が多かった。211364→21364 ね。

318 :Socket774:04/04/24 22:39 ID:bEJwDNYv
でた、パクリ発言。
Opteronが21364のパクリなら、二番煎じ扱いは免れないだろw

319 :Socket774:04/04/25 04:36 ID:4cNzx2UG
Itaniumの先行きの話とかよく出るんだけど、
Intelにしてみれば逆に終了したほうが損な気がする。
現状だとItaniumとXeonの両面作戦を続けてても
体力的にそれほど問題があるわけではないし。
Itaniumがよっぽど足引っ張って大赤字とかなったら別だけど。
どちらが成功しても良いように保険の意味で続けてた方が
大損失を抱える状況でもなければ、Intel的には得策なんではないかな。

320 :Socket774:04/04/25 11:17 ID:Tm89KrH3
>体力的にそれほど問題があるわけではないし。
>>200-201には「ItaniumをやめればAMDがダメージを受ける」という説もありますが

>大損失を抱える状況でもなければ、Intel的には得策なんではないかな。
アメリカの(それも一流どころの)会社はROIが悪い製品を保険だと言って
ダラダラ続けるようなことはしないかと

321 :Socket774:04/04/25 23:57 ID:Z+bVXLX1
結局、今のところ
IntelがItaniumを終わらせる素振りがないって事が重要かと

322 :Socket774:04/04/26 00:13 ID:9YIJQ3cp
で、詰まるところItaniumの投資対効果の評価はどうなんだ?

323 :Socket774:04/04/26 00:58 ID:u8lm7h0l
評価して、Itaniumが優れていたから、少ないながらも導入した事例があるわけで。

まぁ、個人使用で優れるなんてことは、まず考えられないけどね。

324 :Socket774:04/04/26 01:16 ID:hM3ifIaK
MSとかと一緒じゃないかな。
あのクラスの企業になると、長いスパンの展望にも耐えられるしね。
多少の赤字になろうが、将来的に
自社に大きな利益と可能性をもたらすと信じるならやり遂げるでしょ。

325 :Socket774:04/04/26 02:51 ID:nex12Y3v
>>323
このスレでも出てきたけどkabu.comなんてItanium2でがんばっている代表だけど
彼らはWindowsを使いたいだけ。Windowsである程度以上の性能が必要だと今のところ
Itaniumしかないから自動的にItaniumになっちゃう。しかし、HPやIBMのような一流
メーカーがOpteronのサーバを出すようになり、さらにIntelからもXeon+EM64Tが
出るようになると、高性能なIA-32(+AMD64/EM64T)のサーバがあるわけだから、
選択肢が増える。そうなってItaniumを選択するユーザがどのくらいいるかわからない。
だから、今は確かにItanium2が必要なユーザはいるだろうけど、2年後にもItanium2が
必要なユーザがどのくらいいるか、がポイントだと思う。

>>162に書いてある
>Intelは元々は、稼動時保守のような高度なRAS機能や64bitアーキテクチャのような
>大規模システム対応機能は、Itaniumだけに限定して、XeonとItaniumを差別化したかったので
>しょうが、AMDがOpteronで追い上げてきて、IBMのようなシステムベンダーもXeon/64wayの
>ような製品計画を打ち出してきて、予定が狂っているのではないかと想像できます。
が、当たっているのではないかと思う。

326 :Socket774:04/04/26 03:35 ID:Oa43OEwA
Itaniumが魅力かどうかは、ひとえにロードマップどおりに
進むかどうかにかかってると思われ。
(XeonとIaniumの価格性能比2倍)
もし、達成出来た場合、AMDにあれだけアグレッシブな攻勢に
対抗できるかどうかにかかってると思われ。

327 :Socket774:04/04/26 13:05 ID:3Foz+e81
現時点でItanium2とXeonの性能差は1(SPECjbbの時>>73)〜1.3倍(TPC-Cの時>>19)と前に
紹介されていたので、Itanium2の方が性能が良いと思っている人が多いと思うが、この
性能差のかなりの部分は、IA-64アーキテクチャによるものではなく、Itanium2とXeonの
インプリメントの違いに依存している、ということを指摘しておきたい。
比較されているItanium2とXeonMPは、L3キャッシュがItanium2は6MBだがXeonは3MB、
FSBはItanium2は16BだがXeonは8Bだ。現時点でのItanium2の性能アドバンテージの
かなりの部分は大きなL3キャッシュと幅の広いFSBに因るものである可能性が高い。
逆に言えば、2倍のL3キャッシュ容量とFSB幅というアドバンテージがあるにも
かかわらず、SPECjbbでは同じ性能しか出ていない、ということは「IA-64の
アーキテクチャのメリットなど存在しない」と考えられる。

328 :Socket774:04/04/26 14:54 ID:hPNL9Uzk
>>322 >>324
2003年のItaniumの売り上げは$100M(>>157)、粗利益率20%として利益は$20M。
Itaniumの開発コストは$500M/年と噂されているので、赤字は$480M。
一方Intel全体(2003年)では売り上げ$30G、利益$5.6G、配当$524M、自社株買い$4G。
http://www.intel.com/pressroom/archive/releases/20040114corp_a.htm

Itaniumの開発をやめても利益が8.6%増えるだけなので、開発を続けても金銭的には問題無さそう。

問題はお金ではなく、優秀な技術者をItaniumの開発にアサインしないと
いけないことの方だと思う。Itaniumなんか設計させておくより、
Mobile Pentiumにつぎ込んだ方が良いのではないかな。

※比較のためにAMD(2003年)も書いておくと、こっちは売り上げ$3.5G、損失$274M。

329 :Socket774:04/04/26 17:42 ID:6mRdxA7j
Itanium2 来たーー
現在、世界第2、3のスパコンです。二つ合わせると地球シミュレータに
勝ってしまう。 by 4/15 付け の ドンガラ レポート

330 :Socket774:04/04/26 18:10 ID:u8lm7h0l
SPECjbbは、Itaniumが最も苦手とするベンチだと思う。
Itaniumはコンパイルに時間がかかるし、コンパイラの性能が出ちゃうので。

Javaで使いたい人は、他を選んだほうがいい、ってことですね。


331 :Socket774:04/04/26 22:50 ID:nex12Y3v
サーバでもJITって使うの?
サーバ側ならあらかじめ普通にコンパイルしておけばいいんじゃない?

332 :Socket774:04/04/26 22:59 ID:u8lm7h0l
そのコンパイラはIntelのCコンパイラ並みに速いコードを出力しますか?

333 :331:04/04/26 23:36 ID:QCdidARo
もし問題がJITだったら本質的な問題なので技術的なブレークスルーがないと解決しないはず。
しかし(現時点の)Javaコンパイラのコード品質の問題だったら時間をかければ解決するはず。
(Cコンパイラ並みのコードをJavaコンパイラも出せるようになるはず)

それとも根本的な言語仕様の問題でJavaのコードは遅いコードしか出せないという問題があるの?
でもその手の問題だったらアーキテクチャには依存しないと思うからIA-32だろうとPowerPCだろうとみんな遅いはず。

334 :Socket774:04/04/27 00:34 ID:ImemR6lu
>327
FSBやキャッシュも含めてアーキテクチャ。
命令セットから違うCPUの比較で、同じFSBだったら、同じキャッシュ量だったらとか言うのはド阿呆。

335 :Socket774:04/04/27 00:44 ID:oy9DtaMk
命令セットアーキテクチャとマイクロアーキテクチャの区別のつかない人が
出て来ると格調高いItanium2スレのレベルが下がるので注意するように。
>>327は「IA-64アーキテクチャ」と言っているので命令セットアーキテクチャの
話をしているのは明らか。

命令セットアーキテクチャ http://www.atmarkit.co.jp/icd/root/04/33788704.html
マイクロアーキテクチャ http://www.atmarkit.co.jp/icd/root/78/7205278.html

336 :Socket774:04/04/27 01:19 ID:tFbnK0rz
>>329
               /
     _     /                 わかってねえっ・・・・!
   、N´   `ヽ、/
   ゝ      l 7二ニ7==‐-_、          LINPACKなんかで
   イ      l /   // ̄\ /、`'‐、       勝っても意味ないんだ・・・・・・
   "W._ヽ=-‐|/-──'-~、.._/  `'‐、 \
       ̄, ̄7 ⌒ヽ      /     \.ヽ    間違いなく・・・・・・・・・・
        / ./    }.     k         \!
      / /     |____|        /‐┬f=i  勝負は
.      /   7'''─r/     \.       , '  .|_| ‖   TPC-Cなんだ・・・・
.    /   /  //        //ヽ.   // ‐''´ ,E! リ
    /   f_/  .//       /   ヽ/.∠. -‐┬f=i  ・・・・・・・・
  / _,:=/  /'´       ,'     /     |_| ‖  なんでそれが
` /  {三 ' _,ノ          l       _, -‐''´ ,E! リ    理解できない
./    ̄ ̄            `ー-‐ ''"´       ゝー'       ・・・・・・・・?

337 :Socket774:04/04/27 01:53 ID:nceuvYMK
>>336
               /
     _     /                 わかってねえっ・・・・!
   、N´   `ヽ、/
   ゝ      l 7二ニ7==‐-_、          TPC-Cなんかで
   イ      l /   // ̄\ /、`'‐、       勝っても意味ないんだ・・・・・・
   "W._ヽ=-‐|/-──'-~、.._/  `'‐、 \
       ̄, ̄7 ⌒ヽ      /     \.ヽ    間違いなく・・・・・・・・・・
        / ./    }.     k         \!
      / /     |____|        /‐┬f=i  勝負は
.      /   7'''─r/     \.       , '  .|_| ‖   コスト度外視でどこまでやるかなんだ・・・・
.    /   /  //        //ヽ.   // ‐''´ ,E! リ
    /   f_/  .//       /   ヽ/.∠. -‐┬f=i  ・・・・・・・・
  / _,:=/  /'´       ,'     /     |_| ‖  なんでそれが
` /  {三 ' _,ノ          l       _, -‐''´ ,E! リ    理解できない
./    ̄ ̄            `ー-‐ ''"´       ゝー'       ・・・・・・・・?

338 :337:04/04/27 01:56 ID:nceuvYMK
AA 探してくるのがメンンドいので、セリフだけ。

Linpack や TPC-C なんて、ただの飾りです。
偉い人には、それが判っとらんのです!

339 :Socket774:04/04/27 05:22 ID:snNEjpTl
 小 言 た ベ  // ̄> ´  ̄    ̄  `ヽ  Y  ,  ´     )   た   え
 学 い だ ン  L_ /                /        ヽ   だ  .|
 生 訳 の チ  / '                '           i  の  マ
 ま が 飾 マ  /                 /           く  飾  .ジ
 で 許 り | l           ,ィ/!    /    /l/!,l     /厶, り
 だ さ だ ク i   ,.lrH‐|'|     /‐!-Lハ_  l    /-!'|/l   /`'メ、_iヽ!?
 よ れ な がl   | |_|_|_|/|    / /__!__ |/!トi   i/-- 、 レ!/   / ,-- レ、⌒Y⌒ヽ
 ね る ん  _ゝ|/'/⌒ヽ ヽト、|/ '/ ̄`ヾ 、ヽト、N'/⌒ヾ      ,イ ̄`ヾ,ノ!
  l の て 「  l ′ 「1       /てヽ′| | |  「L!     ' i'ひ}   リ
   .は    ヽ  | ヽ__U,      、ヽ シノ ノ! ! |ヽ_、ソ,      ヾシ _ノ _ノ
-┐    ,√   !            ̄   リ l   !  ̄        ̄   7/
  レ'⌒ヽ/ !    |   〈       _人__人ノ_  i  く            //!
人_,、ノL_,iノ!  /! ヽ   r─‐- 、   「      L_ヽ   r─‐- 、   u  ノ/
      /  / lト、 \ ヽ, -‐┤  ノ  ド    了\  ヽ, -‐┤     //
ハ キ  {  /   ヽ,ト、ヽ/!`hノ  )  ン    |/! 「ヽ, `ー /)   _ ‐'
ハ ャ   ヽ/   r-、‐' // / |-‐ く   マ     > / / `'//-‐、    /
ハ ハ    > /\\// / /ヽ_  !   イ    (  / / //  / `ァ-‐ '
ハ ハ   / /!   ヽ    レ'/ ノ        >  ' ∠  -‐  ̄ノヽ   /
       {  i l    !    /  フ

340 :Socket774:04/04/27 05:23 ID:snNEjpTl
  >>337ってベンチマークスイートのデータから
  自分のアプリの性能予測もできないらしいぞ
\_______ ___________/
            ∨
           ∧_∧
           ( ´_ ゝ`) ∧_∧
         / \/ )( ´,_ゝ`)プ_
        /  \___//       \
  __   .|     | / /\_ _ \ \_____
  \   ̄ ̄ ̄ ̄ ̄ ̄(__ノ   \    \__)      \
  ||\             \  .||\            \
  ||\|| ̄ ̄ ̄ ̄ ̄ ̄ ̄|| ̄  ||\|| ̄ ̄ ̄ ̄ ̄ ̄ ̄|| ̄
  ||  || ̄ ̄ ̄ ̄ ̄ ̄ ̄||    ||  || ̄ ̄ ̄ ̄ ̄ ̄ ̄||

341 :Socket774:04/04/27 05:24 ID:snNEjpTl
               |
               | 複数のベンチマークのデータを分析して
               | 特定アプリの性能を正確に推定するのは
       :::∧_∧  ∫ | 厨房にはできないからな
      :::(  ´(⌒)━・  | 豊富な経験と高度な分析力が必要だ
     ::::(   _/ / ヽ    |
     :::::\_/ |ノ    | そしてそのベンチマークのスコアを上げるために
      :::::|     \   | 大人がどれだけ努力しているかは>>24を見ればわかる
      ::::::\  \ ヽ/  厨房には縁のない世界だな
       ::::::\  | ノ
         :::::l⌒|  |
       :::::ヽ_|  |_
        /::::(___)
      /  :::::::::::
    /

342 :Socket774:04/04/27 13:05 ID:KpXYHtfg
やっぱりハードウェア板あたりに立てれば良かったのかなぁ・・・(遠い目

343 :+++:04/04/27 16:57 ID:t5hzM9ao
JavaはVMのインプリメント(メーカやバージョン)によって非常に差の出るものだから、
それでCPUアーキテクチャ本来の性能はあまり判断しないでしょう。
にしても、XeonとItanium2が同じくらいのVM性能という結果が出ても、一般的には驚く
ほどのことは無いやね。Pentium4系は整数演算は昔から得意。VMも洗練度が違うかもしれない。
まあ実際の運用ではJava性能が重要な場合も多いわけで、Java性能が高いに越したこと
は無い。IntelのCPU開発研究でもJavaや.NETのVM性能を今後重視せねばなあ、とか書かれてたり。

>>333
Javaをバイナリ(exe)に落とすコンパイラは少なく、あまり使われてない。
SPECには、warm-up期間が30secあると書いてるんだけど、データの読み込みをするとか
書いてて、全体的なHotSpot(JITもあるだろうけど)のロジックが動いてはない?ちょっと不明。
サーバなら、普通HotSpotの慣らし期間のあとの速くなった段階で運用するので・・。
まあEfficionみたいな。
言語使用的な問題というのは、確かにCに比べれば(全体としては)遅い。

ついでに言えば、
http://www.atmarkit.co.jp/ad/hp/integrity0401/integrity.html
というHPの宣伝記事だろうけど、こういう結果もある。
NTTコムウェアの高評価記事も探せばある。
Javaでの評価はいろいろ難しいと思うので、実際の使用環境で試さないとしょうがない
かもね。

344 :Socket774:04/04/28 01:11 ID:81mVoN1V
>>339-341
まぁ、自作板には関係ないね。
如何にコストダウンされて、我々が手にし易くなるか?
だと思うから。
その分、AMD64 は利があるよね。

345 :Socket774:04/04/28 06:36 ID:w8y52e7S
Itaniumブランド安っぽくしたらXeonMPが売れなくなってしまうんだよ。



346 :Socket774:04/04/28 09:47 ID:FOnAcqA8
じゃあXeon潰すのが最適解?

347 :Socket774:04/04/28 09:55 ID:6HXIvOnd
Intelやソフトウェアベンダーの二重投資が許容できる範囲なら
XeonとItaniumが共栄共存・適材適所っていう可能性はあるけど
現実には難しいだろうな
Intelは両方やっていけそうだけどソフト屋さん達ができるのかな
OracleとかSAPとか大きなソフトベンダーは既にRISCを3種類もサポート
しているからあと1個くらい増えても平気なんだろうけど

348 :Socket774:04/04/28 10:01 ID:COYDQEp5
>>346
一番の稼ぎ頭を潰す訳がない
P4のLowValueやCeleronが安いのは、XeonでASP補ってるからだし

それに86鯖を全てOpteronに持ってかれてしまう
Intelも今Xeon潰すくらいなら、Itanium潰すだろう

349 :Socket774:04/04/28 10:07 ID:FOnAcqA8
Itaniumに未来はないのかな

350 :Socket774:04/04/29 03:18 ID:TUMZ2CMb
ヤフオクのItanium2のラックマウント、買い手が付いたね。

351 :Socket774:04/04/29 04:31 ID:f5boQjT/
Itaniumの未来はMontecitoで始まり
Tukwill(多分、最初のXeonとの統合プラットフォームで提供)で決まる。


352 :Socket774:04/04/29 04:58 ID:XK7UIN4I
>>350
どこかの会社が買ったもよう。
そんなに速くもなく、つぶしもきかないItaniumマシンで、いったい何をするつもりだったのやら。

353 :Socket774:04/04/29 09:18 ID:9rXS7Gr5
Itaniumを終了した場合の最も好ましい事後方針としては、
Itaniumに充てていた人的資源と資本を全てXeonに投下し、
かつXeonを独立したx86CPUアーキテクチャーとして開発するのが良いと思う。
そうすれば、現状のようにFSBを制限する等の足枷が無くなり、
自由度や性能、信頼性が格段に高まり上位規格CPUとして
申し分のない製品になると思う。

つか、上位製品でおまけに同一コアの癖にFSBが低かったり、
同クロック帯のP4より処理能力が低かったりするのは巫山戯てると思う。

354 :Socket774:04/04/29 13:59 ID:bcHvtamG
>>327の指摘は重要なポイントだと思う。
Xeon64とItaniumで同じFSB、同じL3容量になったら、どっちが速いのか,というのは
IA-64の存在意義に関わってくる。今のところ>>327の指摘どおり、整数系のワーク
ロードならXeon64もItaniumもあまり性能差はなく、Itaniumの宣伝文句(価格性能比2倍)は
実現していない。
浮動小数点系のワークロードは、IA-64の凝った機能が効きそうなケースが多そう
なので、Xeon64との差はある程度あるのかもしれない。しかし、浮動小数点系は
ワークロードの性能はメモリ帯域の差が性能の差に反映され易いので、現時点での
XeonとItanium2の性能差のかなりの部分はFSBの違いに起因しているのかもしれない。

XeonのFSB帯域を仮想的に2倍にした(コアクロックを半分にした状態で性能を
計って、その結果を2倍にする)状態で、計った性能というのはどっかに発表
されていないだろうか?

355 :Socket774:04/04/29 14:16 ID:bcHvtamG
>>353
XeonのFSBクロック周波数が低いのは(Itanium2も同じだが)、前スレからも言われている
シェアードバスの問題。
デスクトップのPentium4はシングルプロセッサしかあり得ないので、ノースブリッジと
CPUの間はpoint-to-point接続であり、クロック周波数を上げ易い。
マルチプロセッサが必須のXeonやItanium2では、全てのLSIが送受をする必要があり
電気的な設計が難しい(>>300-302で少し触れられている)。
Intelのバスプロトコルは「ある時点では1対1転送」というのではなく,CPUが送信した
情報はノースブリッジだけでなく他の全てのCPUも受信できる必要があり、バスの設計が
難しい。
Intel自身もこの辺のFSB関連の仕様は一新したいのだろうが、OEMメーカとの関係もあり
簡単には変えられないのだろう。Tukwila待ちか。

356 :Socket774:04/04/29 15:37 ID:ja8yy8yu
FSBもCPU性能のうちで切り離して考えるのは意味ねえと思うんだが、そういうの好きな香具師多いな

357 :Socket774:04/04/29 17:08 ID:buBj4r4C
>>356
XeonとItaniumでプラットフォームを共通化した際の性能差を予測するのは
大いに意味があると思うのだが。

358 :Socket774:04/05/01 14:30 ID:xqTWnGXs
>>357 結構一生懸命考えてみた。他の人の意見も聞きたい。
まず、XeonとItaniumをこういう風に比較してみた。

●●●現状●●●               Xeon              Itanium2
命令セットアーキテクチャ関連項目
  論理アドレス                  32        <     64
  論理レジスタ数                 8+8         <     128+128
  その他機能(投機ロード命令etc)   無し         <     機能満載
マイクロアーキテクチャ関連項目
  命令スケジューリング           動的      >     静的
  Hyper Threading             あり       >     無し
  L1キャッシュ容量             8KB        <     16KB
  L2キャッシュ容量             512KB      >     256KB
  L3キャッシュ容量             3MB         <     6MB
  FSB周波数                400MHz    =    400MHz
  FSB幅                    8B          <     16B

現状は、Itanium2の6勝3敗1分で、20〜30%くらいItanium2の方が高性能。
(それぞれの項目の重み付けが違うから単に勝敗だけ数えても意味ないが)

359 :Socket774:04/05/01 14:31 ID:xqTWnGXs
●●●将来●●●               Xeon64            Tukwila(Itanium3?)
命令セットアーキテクチャ関連項目
  論理アドレス                  64        =     64
  論理レジスタ数                 16+16       <     128+128
  その他機能(投機ロード命令etc)   無し         <     機能満載
マイクロアーキテクチャ関連項目
  命令スケジューリング           動的      =     動的
  Hyper Threading             あり       =     あり
  L1,L2,L3キャッシュ容量                     不明
  FSB周波数                ?MHz       =     ?MHz
  FSB幅                    ?B       =    ?B

※FSBはどうなるか不明だが、チップセットが共通化されるので、同じになるはず。

将来はItaniumの2勝5分で、負ける項目は無くなりそうだ。

360 :Socket774:04/05/01 14:32 ID:xqTWnGXs
Itaniumが性能で勝つのは間違いないだろうが、公約の「価格性能比2倍」を
達成できるだろうか。
Xeonの価格 > Itaniumの価格 というのはありそうにないので、あるとしたら
「同価格で性能2倍」だろう。それを達成するには、現状ではItaniumはXeonの
1.2〜1.3倍の性能なので、さらに1.54〜1.67倍の性能向上を達成する必要がある。

しかし、今後の変更は
 XeonがItaniumに追いつく要素 → 64bit化(5%)、L3容量共通化(6%)、FSB仕様共通化(10%)
 ItaniumがXeonに追いつく要素 → 動的命令スケジューリング(10%)、Hyper Threading(20%)
で(かっこ内は予想性能向上率)、せいぜいあと10%くらい性能差が広がるだけである。
さらに40〜50%の性能向上と言ったら、もうItaniumにXeonの2倍のコアを搭載するくらい
しか手はないような気がする。
2006年のTukwilaの頃に、XeonはMerom(Conroeって言った方がいいのか?)ベースになって
いるのでDualコアだろうから、TukwilaはQuadコアになるのは間違いないだろう。
これで公約の「価格性能比2倍」を達成できそうだ。

361 :Socket774:04/05/01 14:35 ID:xqTWnGXs
コストを評価するためには、4コアのTukwilaと2コアのMeromベースXeonのダイサイズの比較を
やる必要があるが、それはまた後日に。

362 :Socket774:04/05/01 16:38 ID:O/TIMESO
> 1.2〜1.3倍の性能なので、さらに1.54〜1.67倍の性能向上を達成する必要がある。
要は2.5G前後のItanium2が出れば解決……と。

363 :Socket774:04/05/01 19:51 ID:pUcU2139
レジスタ多いとクロック上がり難いとか言われてるけど、
Pentium4だって内部で128個のレジスタあるんでしょ?

364 :358:04/05/01 21:01 ID:xqTWnGXs
>>362
IPC(Instructions Per Cycle)を保ったままクロック周波数を上げるにはパイプライン
ステージ数も今のままにしないといけないので、それは1.54〜1.67倍高速なCMOS
テクノロジが必要(65nmテクノロジか?)。当然、その時にはXeonも同じCMOSテクノロジを
使うので、Xeonも高速化しているはず。差は変わらない。

Pentium4/Netburstのように同一CMOSテクノロジを使ってもパイプラインステージを
増やしてクロック周波数を上げると、IPCは下がってしまう。従ってクロック周波数
向上分並みには性能は上がらない。

365 :358:04/05/01 21:04 ID:xqTWnGXs
>>363
総レジスタ数は、論理レジスタ数×スレッド数+リネームレジスタ数。
つまり、Pentium4では(128個というのがInterger用だとして)、8×2+112という構成。
Itaniumでも動的命令スケジューリングとHyper Threadingが採用されれば、
同様に 総レジスタ数 = 128×2+リネームレジスタ数。
Tukwilaでリネームレジスタが何個になるかわからないが、100個くらいは必要では?
とすると、全部で356個になる。
356個(現在の約3倍)なら、結構多くてクロック向上にも影響があるような気はするが...

366 :sage:04/05/02 03:25 ID:Z/s389Ho
358を初めとする皆様

どうしたら、そこまで深く考察ができるようになるのでしょうか?
皆様、業界の方ですか?
アーキテクチャーを勉強するのに良い本などありましたら御教授くださいませ。

367 :Socket774:04/05/02 04:29 ID:sUCQcXGi
>360
ttp://pc.watch.impress.co.jp/docs/2002/1115/kaigai02.htm
古い記事だけど動的スケジューリングとHTの組み合わせで
かなり性能が上るみたい、実際にはこんなに性能上るとは
思えないけど。

368 :Socket774:04/05/02 09:41 ID:gcHga8r7
>>366
パタヘネを読めば分ったような口は叩けるハズです。
http://www.amazon.com/exec/obidos/ASIN/1558604286/
http://www.amazon.co.jp/exec/obidos/ASIN/482228056X/(翻訳上巻)
http://www.amazon.co.jp/exec/obidos/ASIN/4822280578/(翻訳下巻)

ヘネパタを読めばもうあなたはここのスレ主になれます。
http://www.amazon.com/exec/obidos/tg/detail/-/1558605967/
http://www.amazon.co.jp/exec/obidos/ASIN/4822271528/(翻訳)

369 :Socket774:04/05/02 13:54 ID:Gk47ZM6M
Intel’s Xeon "Whitefield" Chip Spotted
http://www.xbitlabs.com/news/cpu/display/20040501121856.html
XeonとItanium統合プラットフォームのXeon第一段はこのWhitefieldになるのかな。
なんか新規アーキテクチャーっぽいね。

370 :Socket774:04/05/03 04:01 ID:M1rX57ek
Mysteries of Intel Tanglewood spill out
http://www.theinquirer.net/?article=11685
Tanglewoodは実行パイプラインの数を減らし,8コア搭載。
性能はMadisonの7倍。
TanglewoodがTukwilaに変わったのかな?

371 :Socket774:04/05/03 13:33 ID:485GCicx
Xeon, Itanium2 のピン互換なんてどうでも良いから AMD64 互換にしろや。

372 :Socket774:04/05/03 14:29 ID:h1CP1hrI
それはXeonのお仕事でしょ。

373 :Socket774:04/05/04 15:45 ID:59/j1ElP
>>368
ヘネパタはバイブル的存在だと思うけど、
翻訳された奴はかなり古い版じゃない?
あれは原書で読むべき本だと思う。
読めばかなり力になるのは確か。
もっとも基礎がものすごく付くというだけで、
実践的な知識はかなり補わなければいけないけれど、
基礎知識がないままに偏った知識を断片的に持つよりずっといい。
まあ、趣味で知識を持つならどうやってもいいんだけど。


374 :Socket774:04/05/04 20:18 ID:Y/S9Td86
MACオタはパタヘネもヘネパタもたぶん両方とも完全に理解しているレベルだと思う
だからこのスレの議論には完全についていけるレベルだけどスレ主というレベルには
なれないのは今までの議論で明らか   このスレのレベルは相当高い

375 :Socket774:04/05/05 13:43 ID:TEV2J8Ot
キタ━━━━(゚∀゚)━━━━!!!!!!〜☆
HPのOpteron 4way ServerのTPC-C性能

    System                  CPU             OS/DB       メモリ   way数  tpmC    $/tmpC
1  HP Integrity rx5670 Linux     Itanium2/1.5GHz   Redhat/Oracle   96GB   4way    136K    4.09
2  HP ProLiant DL585-G1 64GB   Opteron/2.4GHz  Win/SQLserver  64GB   4way    123K   3.50
3  HP server rx5670           Itanium2/1.5GHz   Win/SQLserver   64GB   4way    121K   4.49
4  HP ProLiant DL585 32GB      Opteron/2.2GHz  Win/SQLserver  32GB   4way    106K   3.23
5  IBM eServer xSeries 365 4p    XeonMP/3.0GHz   Win/SQLserver  32GB   4way    103K   3.52

同一OS/DB、同メモリ容量のItanium2/1.5GHzを抜き、$/tpmCではXeonも抜いた。

http://www.tpc.org/tpcc/results/tpcc_results.asp?orderby=hardware

376 :Socket774:04/05/05 15:57 ID:c6ZXKUi5
クライアントのマシンによっても性能が変わるなり。
といってみるテスト

377 :Socket774:04/05/05 16:22 ID:mFAdU6Bl
AMDには頑張って、Intelの尻叩いてもらわないと。
ところでIBMのPowerはどこいったの。

378 :Socket774:04/05/05 16:58 ID:TEV2J8Ot
>>376
クライアントもいろいろ変えて一番成績が良かった場合を申請しているはずでしょう。
いくらクライアントを変えてもこれ以上の成績は出ないと思う。

>>377
最初にこのスレでTPC-Cが紹介された>>19の時から4wayではPOWERのデータはありません。
IBMはPOWERはハイエンドにフォーカスして、ローエンドはXeonで充分と考えているのでは。

379 :+++:04/05/06 19:03 ID:evCLGADh
米HP,「Integrity」サーバー用ドーター・カード「mx2」を発表,Itanium 2を2個搭載
http://itpro.nikkeibp.co.jp/free/ITPro/USNEWS/20040506/143807/

これ以前このスレに書かれてたよね。
>「米IBMの同等クラスのシステムに比べ,購入価格が最大35%安い」としている。
けど、なかなか凄い値段。まあIBMのPowerは確かに凄い値段だけど。

380 :Socket774:04/05/07 13:52 ID:7bRw81ch
mx2のTPC-C性能は発表されないのかな。
Memory Bandwidthが同じでProcessorが2個になった時の性能は2コア化される
Montecito(CGMT off)の性能とだいたい同じになるはずだから。
L3は2倍だけどMemory Bandwidthがコア当たり半分だから、結構性能は低そう。
1.2〜1.4倍くらいじゃないかな。

381 :Socket774:04/05/08 13:14 ID:4cMno/9J
(このニュースは貼っておいた方が良いよね)
http://www.itmedia.co.jp/enterprise/0405/06/epn07.html
IBM、Squadronサーバ戦略で「宣戦布告」――新Power5サーバを発表

>今回発表された2つのモデルは、IBMの「Squadron」サーバ戦略の第1ステップとなる。
>このシリーズには、2つの命令を同時に実行できるプロセッサを64基も搭載したモデルも
>今後登場する予定だ。またIBMは、第3四半期に最大4プロセッサ搭載のミッドレンジサーバ
>「i5 550」を発売すると見られている。さらに同じ時期に、i5 570で使用されている
>4プロセッサモジュールが、16プロセッサに切り替えられる予定だ。

いよいよPOWER5が出てくる。最初は2wayと4wayの2機種みたいだ。
「2つの命令を同時に実行できるプロセッサを64基も搭載したモデル」なんて書いて
あるから今回発表された機種ではSMTがOFFになっているかと思ったら、ちゃんと
下位機種のi5 520でもカタログにSMTのことが書いてあるので、ちゃんとSMTで
動くみたいだ。
http://www-306.ibm.com/common/ssi/rep_ca/1/897/ENUS104-161/ENUS104-161.PDF

382 :MACオタ>381 さん:04/05/08 22:08 ID:mLLf5x3i
>>381
  ------------------------------------
  「2つの命令を同時に実行できるプロセッサを64基も搭載したモデル」なんて書いて
  あるから今回発表された機種ではSMTがOFFになっているかと思ったら、
  ------------------------------------
それ、今年の後半に発表される筈のSquadron-H (現行のp690相当)のことすけど、デュアルコアで
32プロセッサってのが正確す。

383 :Socket774:04/05/09 16:55 ID:1cqHC5Wp
>>382
Webにある資料はみつからなかったけど、
 ・去年のMicroprocessor ForumのPOWER5の発表の11ページ目には64waySMP(32chip)のブロック図が出てる。
 ・今年のISSCCのPOWER5の発表の最後のページにはExtended SMP to 64wayって書いてある。
ので、POWER5はデュアルコア(これはchip写真なんか見れば間違いない)で
それを32個つなげて64wayができることは間違いなさそう。

Squadrons-HっていうServerに関しては、
http://www.midrangeserver.com/tlb/tlb050404-story02.html
>The future 64-way Squadron box (presumably to be called the eServer i5 or p5 Model 590)
>is not expected until late 2004 or early 2005.
って書いてあるから、最大の64プロセッサ(32chip)なのではないの?
OSが間に合わないとかで「最大64wayだけど今年後半に出てくるのは32wayまで」
という可能性はあるけど... max32wayのソースある?

384 :MACオタ>382 さん:04/05/09 20:06 ID:m8dTUIqk
>>383
デュアルコアで32プロセッサってのわ64-wayになるすけど(笑)

385 :Socket774:04/05/09 20:40 ID:5sIJQ2lp
>>383
通常はMACオタの言う数え方をするよ。
まあ1プロセッサの単位をチップ単位で数えるか、
1way毎に数えるかなんて言う話は
CMPとSMTの絡みでこれから複雑になっていくから
通常の数え方とかに関係なく詳細に明記した方が
現時点では歓迎されると思うけど。

だから単に64基と書くと実際はどうなってるのかよくわからないから
2way/チップのデュアルコアで32チップ、トータルで64way
っていうのがわかりやすくていいよね。
もしくは1プロセッサの単位をチップなのかway単位なのかを明確に記述するか。


386 :Socket774:04/05/09 21:56 ID:1cqHC5Wp
http://h50146.www5.hp.com/products/servers/hp9000/technology/pa8800/
   >新しく誕生したPA-8800プロセッサは、最大の特長として、
   >単一チップ上に2つのプロセッサを実装した
   >デュアルプロセッサモジュールを採用。
http://www.oracle.co.jp/products/price/words.html#01
   >Processor ライセンス
   >1つのチップ上に、2つのプロセッサ・コアがある場合は、2つとカウントされます。
(A) way数=プロセッサ数=チップ数×2 という解釈。

http://jp.sun.com/products/servers/highend/sunfire_e25k/
   >Sun Fire E25Kサーバは、CMT(Chip Multithreading Technology)採用の
   >UltraSPARC IVプロセッサを最大72個搭載し、144の演算スレッドを同時に実行することが可能な、
(B) スレッド数=プロセッサ数×2=チップ数×2 という解釈。

一般には(A)だと思うけど。
Sunがコア数=プロセッサ数×2 と言いたいのは、他社に比べてway数当たりの性能が悪いのを隠すためでしょう。
(B)の解釈が一般的だというソースある?

判りにくいのは禿同だけど、普通(A)だと思ってたから、
(B)の解釈をする人がこのスレに2人もいたなんてちょっとびっくり。

387 :366:04/05/09 22:32 ID:LjmiLXNL
皆様アドバイス、ありがとうございます。
その本とこのスレ(w)で勉強してみます。

自身の所有物ではないですが、Itanium2 1.5GHz/6MB 4way (Tiger4)を
好きに使える環境なので良い機会だと思っています


388 :Socket774:04/05/09 23:06 ID:5sIJQ2lp
>>386
通常の感覚だとデュアルコアプロセッサと言った場合、
「1チップで2個のプロセッサコア」が搭載された「1個のプロセッサモジュール」です。

プロセッサコア単位に数えれば1チップで2個になりますが、
32個のデュアルコアプロセッサと言った場合の個数は
プロセッサコア単位ではなく、プロセッサモジュール単位だと思います。

具体例としては

http://www.hitachi.co.jp/New/cnews/month/2004/04/0406a.html
>最新鋭のデュアルコア方式のRISCプロセッサ「PA-8800」をそれぞれ
>最大64/16/8/4/2/1個(128/32/16/8/4/2way)まで搭載できます。

なんてのもありますが、論文の類ではそういった印象が多いです。
カタログスペック上は多い方が有利なので製品発表なんかは
プロセッサコア単位(way数)で数えることがあるかもと思います。
まあ何をもって「通常」とするかというのは意見がわかれるかもしれません。

>>386の例は「プロセッサコア」を単位としていることが文脈から
わかりますので適切な例とは思えません。
(この場合はプロセッサコア=プロセッサ)
特にoracleの例はソフト側が何プロセッサと認識するかですから
あまり適切ではないかと。
ソフトの作り方でPentium4を○個のプロセッサと数える、なんて自由ですから。
(正確には1個の物理プロセッサ、2個の論理プロセッサですよね)


389 :Socket774:04/05/09 23:16 ID:dvnGPEGc
どっちでもいいんじゃねえ?
そんなつまらんことでオタの挙げ足とってもなあ

390 :Socket774:04/05/09 23:51 ID:1cqHC5Wp
何を単位に言うか明確なら問題は起きない(日立の例はすごく明確ですね)のですが...
要するに「プロセッサ数」という用語は定義があいまいなので、「way数」とか「コア数」
とか呼んだ方が良いということですね。
このスレでも「アーキテクチャ」が「命令セット〜」を指すのか、「マイクロ〜」を
指すのかで異論(>>327,>>334-335)があって、その後のレスで(>>358-359)明示的に
書いてありましたね。
MACオタも「デュアルコアで32チップ」とか書いてくれれば誤解が無かったのに...

391 :Socket774:04/05/10 00:07 ID:26hB18cD
CPU数にかかるソフトウェアライセンスだと結構重要な問題だしな。

392 :Socket774:04/05/10 00:55 ID:7r6gAKZr
デスクトップ用Tejasがキャンセルになりましたが(発熱の問題らしい)、Itaniumの
ロードマップには影響はないんでしょうか?
TejasのキャンセルはNetBurstアーキテクチャという無理に? クロックを上げる
アプローチの限界が見えたものでItaniumには影響が無い、ということなのでしょうか?
それとも90nmの共通問題なので、Motecitoにも影響がある(まさかキャンセルはされないでしょうが)
と考えた方が良いのでしょうか?

393 :Socket774:04/05/10 01:01 ID:7r6gAKZr
あと、来年当たりのXeonに使えそうなコアが全然見当たらないのですが、Xeonはどうなりそうですか?
他のスレではデスクトップもMobile用のYonahベースという話が出ていますが、Xeonに使えるように見えません。
デュアルコアを飛ばして一気にクワッドコアになったりしそうですか?
そうなったら、>>391さんが触れていますが、CPU数ベースのソフトウェアライセンスだと大きな問題になるような気がします。

394 :MACオタ:04/05/10 05:45 ID:m8GDXW/9
comp.archに元IntelのP6アーキテクトAndy Glewが面白い投稿をしているす。
http://groups.google.com/groups?hl=en&lr=&ie=UTF-8&oe=UTF-8&selm=fHcnc.46320%24dJ3.10372%40newssvr29.news.prodigy.com
  ------------------------------------
  The Tejas project has been in trouble for years - IMHO beginning with
  when they decided not to make an out-of-order x86 chip that could also
  run Itanium code (by converting the Itanium VLIW to uops that could run
  OOO).
  ------------------------------------
Tejasプロジェクトの初期にはEPICコードを走らせる機能が検討されていたすね。。。

158 KB
■ このスレッドは過去ログ倉庫に格納されています

★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.04.00 2017/10/04 Walang Kapalit ★
FOX ★ DSO(Dynamic Shared Object)